インテル® HLS コンパイラー: リファレンス・マニュアル

ダウンロード PDF
ID 683349
日付 6/23/2017
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® HLS コンパイラー・リファレンス・マニュアル A. HLS コンパイラー・クイック・リファレンス B. HLSコンパイラーでサポートされる標準の数学関数
1. インテル® HLS コンパイラー・リファレンス・マニュアル x
1.1. HLSコンパイラー・コマンドオプション 1.2. コンポーネント合成でサポートされるサブセット 1.3. 並行処理モデル 1.4. コンポーネント・インターフェイス 1.5. 標準 C および C++ ライブラリー 1.6. 静的変数 1.7. ループ 1.8. 任意高精度整数のサポート 1.9. エリアの最小化およびオンチップ・メモリー・アーキテクチャーの制御 1.10. 改訂履歴
1.3. 並行処理モデル x
1.3.1. メモリースペースまたは I/O 内のシリアルの等価性 1.3.2. hls_max_concurrencyを使用した並行処理の制御
1.4. コンポーネント・インターフェイス x
1.4.1. コンポーネント・インターフェイスの構造体 1.4.2. パラメーター・プロトコル 1.4.3. コンポーネント呼び出しインターフェイスを制御するマクロと属性 1.4.4. スレーブ・インターフェイス 1.4.5. ポインター・エイリアシングの回避
1.4.2. パラメーター・プロトコル x
1.4.2.1. スカラー・パラメーターおよび Avalon Streaming インターフェイス 1.4.2.2. ポインター・パラメーター、参照パラメーター、および Avalon Memory-Mapped インターフェイス 1.4.2.3. メモリーマップド・マスター・テストベンチ・コントラクター 1.4.2.4. 参照パラメーター 1.4.2.5. グローバル変数 1.4.2.6. 引数の実装を制御するマクロと属性
1.4.2.3. メモリーマップド・マスター・テストベンチ・コントラクター x
1.4.2.3.1. 暗黙的および明示的なメモリー・インターフェイスの記述例
1.4.2.6. 引数の実装を制御するマクロと属性 x
1.4.2.6.1. インターフェイス合成マクロの使用例
1.4.3. コンポーネント呼び出しインターフェイスを制御するマクロと属性 x
1.4.3.1. コンポーネント呼び出しプロトコルマクロの使用例
1.4.4. スレーブ・インターフェイス x
1.4.4.1. CSR スレーブ 1.4.4.2. スレーブメモリー
1.7. ループ x
1.7.1. ループ展開 1.7.2. ループ結合 1.7.3. ループ・イニシエーション・インターバル (II) 1.7.4. ivdep プラグマを使用したループ伝搬依存性の削除 1.7.5. ループ並行処理の制御
1.8. 任意高精度整数のサポート x
1.8.1. コンポーネントのac_intデータ型の定義 1.8.2. ac_intデータ型のデバッグ用ツール 1.8.3. コンポーネント内のac_fixedデータ型の定義
1.8.1. コンポーネントのac_intデータ型の定義 x
1.8.1.1. ac_int データ型での重要な使用情報
1.9. エリアの最小化およびオンチップ・メモリー・アーキテクチャーの制御 x
1.9.1. メモリー属性の使用例 1.9.2. hls_merge 属性の使用例 1.9.3. hls_bankbits 属性での使用例
B. HLSコンパイラーでサポートされる標準の数学関数 x
3.1. 改訂履歴
1. インテル® HLS コンパイラー・リファレンス・マニュアル
A. HLS コンパイラー・クイック・リファレンス
B. HLSコンパイラーでサポートされる標準の数学関数

1.3. 並行処理モデル

HLSコンパイラーは、コンポーネントの完全にパイプラインされたデータパスが必要であることを前提としています。 C++ の実装では、最初のコールが返される前に関数を複数回コールして ( 例えば、複数のスレッドによって ) 、完全にパイプラインされたデータパスを考慮するかもしれません。合成されたデータパス内のスレッドの動作は、並行処理モデルの対象となります。

セクションの内容
メモリースペースまたは I/O 内のシリアルの等価性
hls_max_concurrencyを使用した並行処理の制御

レベル 2 の表題