インテル® Quartus® Primeタイミング・アナライザー・クックブック

ダウンロード PDF
ID 683081
日付 7/21/2022
Public
ドキュメント目次
ドキュメント目次 x
インテル® Quartus® Primeタイミング・アナライザー・クックブック
インテル® Quartus® Primeタイミング・アナライザー・クックブック x
クロックと生成クロック I/O制約 タイミングの例外 その他 インテル® Quartus® Prime タイミング・アナライザー・クックブックの文書改訂履歴
クロックと生成クロック x
50/50以外の基本的なデューティー・サイクルのクロック クロックのオフセット クロック制約のオフセット -divide_byを使用した標準的なクロック分周器 トグルレジスターによるクロックの生成 PLLクロック マルチ周波数解析
マルチ周波数解析 x
クロック多重化 外部からのクロック切り替え PLLクロック・スイッチオーバー
I/O制約 x
仮想クロックを使用した入力遅延と出力遅延 トライステート出力 システム同期入力 システム同期出力 I/Oタイミング要件 (tSU、tH、およびtCO)
タイミングの例外 x
マルチサイクル例外 フォールスパス
その他 x
JTAG信号 複数のクロックを使用した入力遅延と出力遅延 クロック・イネーブル・マルチサイクル
インテル® Quartus® Primeタイミング・アナライザー・クックブック

クロックのオフセット

タイミング・アナライザーでクロックを制約する場合、クロックの最初の立ち上がりエッジまたは立ち下がりエッジは、デフォルトでは絶対値0で発生します。 クロックのオフセットを作成するには、-waveform オプションを使用します。
図 2. 単純なレジスター間パスのclkBによるクロッキング

クロック制約のオフセット

# -waveform defaults to 50/50 duty cycle
create_clock -period 10.000 \
	-name clkA \
	[get_ports {clkA}]
#create a clock with a 2.5 ns offset
create_clock -period 10.000 \
	-waveform {2.500 7.500} \
	-name clkB [get_ports {clkB}]
レベル 2 の表題