AN 746: インテル® Arria® 10デバイス向けSDI IIトリプルレート・リファレンス・デザイン

ダウンロード PDF
ID 683012
日付 12/31/2019
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® Arria® 10デバイス向けトリプルレートSDI IIリファレンス・デザイン
1. インテル® Arria® 10デバイス向けトリプルレートSDI IIリファレンス・デザイン x
1.1. 外部VCXOを備えたトリプルレートSDI IIリファレンス・デザイン 1.2. トリプルレートSDI II VCXO除去リファレンス・デザイン 1.3. リファレンス・デザインのコンポーネント 1.4. デザインのコンパイルとFPGAのコンフィグレーション 1.5. 改訂履歴
1.1. 外部VCXOを備えたトリプルレートSDI IIリファレンス・デザイン x
1.1.1. 外部VCXOを備えたトリプルレートSDI IIリファレンス・デザイン向けハードウェアのセットアップ 1.1.2. 外部VCXOを備えたトリプルレートSDI IIリファレンス・デザインの実行
1.1.2. 外部VCXOを備えたトリプルレートSDI IIリファレンス・デザインの実行 x
1.1.2.1. テスト・パターン・トランスミッター 1.1.2.2. レシーバー 1.1.2.3. シリアル・ループバック 1.1.2.4. パラレル・ループバック
1.2. トリプルレートSDI II VCXO除去リファレンス・デザイン x
1.2.1. トリプルレートSDI II VCXO除去リファレンス・デザイン向けハードウェアのセットアップ 1.2.2. SDI II VCXO除去リファレンス・デザインの実行
1.2.2. SDI II VCXO除去リファレンス・デザインの実行 x
1.2.2.1. レシーバー 1.2.2.2. パラレル・ループバック
1.3. リファレンス・デザインのコンポーネント x
1.3.1. SDIリクロック
1. インテル® Arria® 10デバイス向けトリプルレートSDI IIリファレンス・デザイン

1.2.2.1. レシーバー

テストを実行するには、SDI信号ジェネレーターをチャネル0のレシーバー入力 SDI_RX_P (J20) に接続します。

このテストでは、次のユーザーLEDを使用してそれぞれの状態を示します。
  • D8、D9、D10 はレシーバーの信号規格を示します。
  • D7 は、チャネル0の align_locked 信号がアサートされると点灯します。
  • D6 は、チャネル0の trs_locked 信号がアサートされると点灯します。
  • D5 は、チャネル0の frame_locked 信号がアサートされると点灯します。
図 11. ユーザーLED
レベル 2 の表題