インテルのみ表示可能 — GUID: pbw1502139408721
Ixiasoft
1.2. インテルStratix 10 SoC FPGAブートの概要
インテルStratix 10 SoC FPGAは、FPGAと、Bare MetalアプリケーションまたはLinux* などのオペレーティング・システムをブートできるハード・プロセッサー・システム (HPS) を組み合わせたものです。
電源投入時のリセットからデバイスをブートする場合、2つの異なるブート方法から選択できます。
- FPGA Configuration Firstモード - FPGA Firstオプションを選択すると、SDMはFPGAを完全にコンフィグレーションした後に、HPS SDRAMピンをコンフィグレーションし、HPS第1ステージ・ブートローダー (FSBL) をロードして、HPSのリセットを解除します。
注: FPGAとすべてのI/Oが完全にコンフィグレーションされた後に、HPSがリセットから解放されます。したがって、HPSがブートすると、FPGAはユーザーモードに入り、HPSと通信する準備が整います。オプションで、SDMは、ユーザーからの指示があるまでHPSをリセット状態に保つことができます。HPSをリセットから解放するには、メールボックス・クライアントなどのソフトIPを使用して、メールボックス要求をSDMに送信します。
- HPS Boot Firstモード - HPS Firstオプションを選択すると、SDMは最初にHPS SDRAMピンをコンフィグレーションし、HPS FSBLをロードして、HPSをリセットから解除します。次に、HPSはFPGA I/OおよびFPGAファブリックを後にコンフィグレーションします。
注: このモードは、Early I/O Release ModeまたはEarly I/O Configurationとも呼ばれています。電源投入後、デバイスはHPSをリセットから解放する前に、HPSに必要な最小限のI/Oをコンフィグレーションします。このモードでは、完全なコンフィグレーションが完了するのを待たずに、HPSをすばやくブートできます。その後、HPSはSSBLまたはOSステージ中にFPGAコンフィグレーション要求をトリガーする場合があります。