インテル® Stratix® 10 SoC FPGAブート・ユーザーガイド

ダウンロード PDF
ID 683847
日付 11/10/2021
Public
ドキュメント目次
ドキュメント目次 x
1. 概要 2. FPGA Configuration Firstモード 3. HPS Boot Firstモード 4. コンフィグレーション・ファイルの作成 5. ゴールデン・システム・リファレンス・デザインとデザイン例 6. HPSソフトウェアからのFPGAファブリックのコンフィグレーション 7. インテルStratix 10 SoC FPGAのブートフローのデバッグ A. インテルStratix 10 SoC FPGAブート・ユーザーガイドの改訂履歴
1. 概要 x
1.1. 用語集 1.2. インテルStratix 10 SoC FPGAブートの概要
2. FPGA Configuration Firstモード x
2.1. FPGA Configuration Firstモードのブートフローの概要 2.2. FPGA Configuration Firstモードのシステムレイアウト
2.1. FPGA Configuration Firstモードのブートフローの概要 x
2.1.1. パワーオンリセット (POR) 2.1.2. Secure Device Manager 2.1.3. 第1ステージ・ブートローダー 2.1.4. 第2ステージ・ブートローダー 2.1.5. オペレーティング・システム 2.1.63.1.6. アプリケーション2.1.63.1.6. アプリケーション
2.2. FPGA Configuration Firstモードのシステムレイアウト x
2.2.1. 外部コンフィグレーション・ホストのみ 2.2.2. HPSフラッシュを備えた外部コンフィグレーション・ホスト 2.2.3. 単一のSDMフラッシュ 2.2.4. FPGA Configuration Firstのデュアル・フラッシュ・システム
3. HPS Boot Firstモード x
3.1. ブートフローの概要 3.2. HPS Boot Firstモードのシステムレイアウト
3.1. ブートフローの概要 x
3.1.1. パワーオンリセット (POR) 3.1.2. Secure Device Manager 3.1.3. 第1ステージ・ブートローダー 3.1.4. 第2ステージ・ブートローダー 3.1.5. オペレーティング・システム 2.1.63.1.6. アプリケーション2.1.63.1.6. アプリケーション
3.2. HPS Boot Firstモードのシステムレイアウト x
3.2.1. 外部コンフィグレーション・ホストのみ 3.2.2. HPSフラッシュを備えた外部コンフィグレーション・ホスト 3.2.3. 単一のSDMフラッシュ 3.2.4. HPS Boot Firstのデュアル・フラッシュ・システム
4. コンフィグレーション・ファイルの作成 x
4.1. 概要 4.2. インテル® Quartus® Primeハードウェア・プロジェクトのコンパイル 4.3. ブートローダーのソフトウェア・コンパイル 4.4. Programming File Generator 4.5. JTAGを介したコンフィグレーション 4.6. QSPIからのコンフィグレーション 4.7. AVSTを介したコンフィグレーション 4.8. Configuration via Protocol 4.9. リモート・システム・アップデート
4.2. インテル® Quartus® Primeハードウェア・プロジェクトのコンパイル x
4.2.1. Device and Pin Options 4.2.2. Platform Designerオプション
4.6. QSPIからのコンフィグレーション x
4.6.1. サポートされているQSPIデバイス 4.6.2. FPGA先行のコンフィグレーション 4.6.3. HPS先行のブート
4.6.2. FPGA先行のコンフィグレーション x
4.6.2.1. コマンドラインからのコンフィグレーション・ファイルの作成 4.6.2.2. グラフィカル・インターフェイスを使用したコンフィグレーション・ファイルの作成
4.6.3. HPS先行のブート x
4.6.3.1. コマンドラインからのコンフィグレーション・ファイルの作成 4.6.3.2. グラフィカル・インターフェイスを使用したコンフィグレーション・ファイルの作成
4.7. AVSTを介したコンフィグレーション x
4.7.1. FPGA先行のコンフィグレーション 4.7.2. HPS先行のブート
4.7.1. FPGA先行のコンフィグレーション x
4.7.1.1. コマンドラインからのコンフィグレーション・ファイルの作成 4.7.1.2. グラフィカル・インターフェイスを使用したコンフィグレーション・ファイルの作成
4.7.2. HPS先行のブート x
4.7.2.1. コマンドラインからのコンフィグレーション・ファイルの作成 4.7.2.2. グラフィカル・インターフェイスを使用したコンフィグレーション・ファイルの作成
4.8. Configuration via Protocol x
4.8.1. コマンドラインからのコンフィグレーション・ファイルの作成 4.8.2. グラフィカル・インターフェイスを使用したコンフィグレーション・ファイルの作成
5. ゴールデン・システム・リファレンス・デザインとデザイン例 x
5.1. ゴールデン・システム・リファレンス・デザイン 5.2. ブートローダーの例 5.3. 追加のデザイン例
6. HPSソフトウェアからのFPGAファブリックのコンフィグレーション x
6.1. U-BootからのFPGAファブリックのコンフィグレーション 6.2. LinuxからのFPGAファブリックのコンフィグレーション
7. インテルStratix 10 SoC FPGAのブートフローのデバッグ x
7.1. リセット 7.2. Arm* DS* Intel® SoC FPGA Editionを使用したHPSブートローダーのデバッグ 7.3. その他のデバッグに関する考慮事項
7.1. リセット x
7.1.1. HPSリセットピン 7.1.2. L4 Watchdog Timer 0
1. 概要
2. FPGA Configuration Firstモード
3. HPS Boot Firstモード
4. コンフィグレーション・ファイルの作成
5. ゴールデン・システム・リファレンス・デザインとデザイン例
6. HPSソフトウェアからのFPGAファブリックのコンフィグレーション
7. インテルStratix 10 SoC FPGAのブートフローのデバッグ
A. インテルStratix 10 SoC FPGAブート・ユーザーガイドの改訂履歴

4.4. Programming File Generator

コンフィグレーション・ファイルの作成に使用されるツールの名称は、Programming File Generatorです。このツールは、 インテル® Quartus® Prime Programmerの一部であり、完全な インテル® Quartus® Prime開発ソフトウェアのインストールに含まれています。 インテル® Quartus® Prime Programmerは、スタンドアロン・アプリケーションとして個別にダウンロードおよびインストールすることもできます。その場合、必要なディスク容量は少なくなります。

Programming File Generatorツールは、quartus_pfg コマンドを使用してコマンドラインから呼び出すことも、qpfgw コマンドを使用してグラフィカル・ユーザー・インターフェイス・アプリケーションとして呼び出すことも可能です。コマンドライン・バージョンとグラフィカル・インターフェイス・バージョンはどちらも、いくつかの例外を除いて同じ機能を提供します。
  • HPS FSBL hexファイルのSOFファイルへの追加は、コマンドライン・バージョンでのみサポートされています。
  • リモート・システム・アップデート (RSU) システムの初期フラッシュコンテンツの作成は、グラフィカル・インターフェイス・バージョンでのみサポートされています。

コマンドライン・バージョンが一般的により使いやすいのは、グラフィカル・インターフェイス・バージョンよりも入力する必要のあるパラメーターが少ないためです。グラフィカル・インターフェイス・バージョンには、選択したすべてのオプションを .pfg ファイルに保存する機能もあり、File > SaveまたはFile > Save Asメニューに移動することによって行います。保存された .pfg ファイルは後に、quartus_pfg -c filename.pfg コマンドを実行してコンフィグレーション・ファイルを再作成するために使用できます。.pfg ファイルはXMLファイルであり、通常、手動での編集は不可です。ただし、便利な編集の1つに、絶対ファイル名の相対ファイル名への置き換えがあります。これにより、.pfg ファイルが元々作成されたフォルダーとは異なるフォルダーで、ツールを実行できるようにします。

次の表は、 インテル® Quartus® Prime Programming File Generatorによって処理されるファイルタイプをまとめたものです。

表 9.   インテル® Quartus® Prime Programming File Generatorのファイルタイプ
ファイル拡張子 ファイルタイプ 説明
.jic JTAG Indirect Configuration File これらのファイルは、 インテル® Quartus® Prime Programmerツールを使用して、QSPIフラッシュに書き込むことを目的としています。これらには、実際のフラッシュデータと、データを書き込むために インテル® Quartus® Prime Programmerが使用する小さなFPGAデザインであるフラッシュローダーも含まれています。
.rpd Raw Programming Data File これらのファイルに含まれているのは、フラッシュの実際のバイナリーコンテンツであり、追加のメタデータは含まれていません。.jic ファイルと同様に、フラッシュのコンテンツ全体を含めることができます。これは通常、外部ツールを使用して初期フラッシュイメージをプログラミングする場合に使用されます。また、RSUアプリケーション・イメージまたはRSUファクトリー・アップデート・イメージを含めることもできます。
.rbf Raw Binary File これらのファイルはバイナリーファイルであり、通常、HPS先行のコンフィグレーション・モード用にFPGAファブリックをコンフィグレーションするために使用できます。また、Avalon Streaming Interfaceを介してFPGAデバイスをパッシブにコンフィグレーションするためにも使用できます。これらは、CvPの場合のFPGAファブリックのコンフィグレーションにも使用されます。
.map Memory Map File これらのファイルには、入力データが出力ファイルのどこに配置されたかに関する詳細が含まれています。このファイルは人間が読める形式です。
レベル 2 の表題