| 2021.11.10 |
サポートされているQSPIデバイスの表を、 インテル® がサポートしているコンフィグレーション・デバイスのウェブページへのリンクに置き換えました。 |
| 2021.05.28 |
- Creating a Configuration Bitstream for インテル® Stratix® 10 SoC FPGAの項を、コンフィグレーション・ファイルの作成の新しい項に置き換えました。
- Generating the Linux Kernel Imageの項を、ゴールデン・システム・リファレンス・デザインとデザイン例の新しい項に置き換えました。
- Configuring the FPGA from SSBL and OSの項の名前を、HPSソフトウェアからのFPGAファブリックのコンフィグレーションに変更しました。
- Configuring the FPGA Using the U-Boot SSBLの項の名前を、U-BootからのFPGAファブリックのコンフィグレーションに変更しました。
- Configuring the FPGA Using the Linux Operating Systemの項の名前を、LinuxからのFPGAファブリックのコンフィグレーションに変更しました。
- ツールを Arm* Development Studio 5* Intel® SoC FPGA Editionから Arm* Development Studio* Intel® SoC FPGA Editionに置き換えました。
- Arm* Development Studio* Intel® SoC FPGA Editionを使用したHPSブートローダーのデバッグ から次の項を削除しました。
- Selecting the HPS Debug Interface
- Configuring the FPGA and run the Debug FSBL
- Creating the Debug Configuration
- Debugging the First Stage Boot Loader (FSBL)
- Debugging U-Boot
|
| 2020.12.04 |
ブートフローの概要の項に、フェーズ1とフェーズ2のコンフィグレーション・ファイルは同じ インテル® Quartus® Prime プロ・エディション開発ソフトウェア・バージョンから生成する必要があるという制限を追加しました。 |
| 2020.09.15 |
- ブートフローの概要で、コンフィグレーション前のクロック要件に関するHタイルとLタイルの違いに関する情報を追加しました。
- 第1ステージ・ブートローダーで、HPS先行のブートモード用のクロック要件、およびフェーズ1とフェーズ2に必要なものに関する情報を追加しました。
|
| 2020.06.30 |
インテルStratix 10デバイスのSD/MMCコンフィグレーション・スキームのサポートを削除しました。 |
| 2019.12.19 |
次の変更を行いました。
- EPCQ-Lに対するすべてのリファレンスを削除しました。このフラッシュデバイスは廃止されました。
- quartus_pfg コマンドのEPCQL1024を、MT25QU02Gに置き換えました。
- SoC EDS内のビルド済みのバイナリーまたはソースに対するすべてのリファレンスを削除しました。これらのファイルは、ディストリビューションに含まれなくなりました。
- Compiling the SRAM Object Fileのディレクトリー・パスを修正しました 。19.3を含める必要があります。
- Compiling U-Boot FSBL and SSBLを改訂して、GitHubリポジトリーからソースコードを取得しました。
- Compiling the Linux Kernel Imageの socfpga のバージョンを更新しました。
- デバッグの項を改訂しました。
|
| 2019.12.16 |
次の変更を行いました。
- すべてのコマンドを変更して、プログラミング・ファイルを変換し、quartus_cpf ではなく quartus_pfg を使用しました。quartus_cpf コマンドは、 インテル® Stratix® 10デバイスがサポートする高度なセキュリティー機能の一部を処理しません。
- 単一のSDMフラッシュのトピックに、次の注記、 Due to a problem in the Intel Quartus Prime Pro Edition Software, if you specify the HPS boot from FPGA parameter on the FPGA Interfaces tab of the Intel Arria® 10 Hard Processor System Intel Arria 10 FPGA IP GUI, this information has no effect on HPS behaviorを追加しました。
- Creating the Raw Programming Data ( *.rpd ) File For Flash Programmingのトピックで、生成された .rpd ファイルがコンフィグレーション・デバイスと同じサイズであるという記述を削除しました。この記述は、 インテル® Stratix® 10以降のデバイスファミリーには当てはまりません。
|
| 2019.07.25 |
注記を追加して、ブートフローの概要 で、HPS Firstの「フェーズ1コンフィグレーション」および「フェーズ2コンフィグレーション」の用語を説明しました。 |
| 2018.09.24 |
- Single QSPI Flash Boot Exampleへのリファレンスを追加しました。
- SoC EDS 18.1バージョンに従って、ファイル名を更新しました。
- Micron MT25Q Supportナレッジベースへのリファレンスを追加しました。
- Testing FPGA Reconfiguration at Kernel Levelに関する情報を追加しました。
|
| 2018.05.01 |
初版 |