インテルのみ表示可能 — GUID: fmm1620321051192
Ixiasoft
4.7.2. HPS先行のブート
この場合、デバイスは最初にQSPIフラッシュから小さなフェーズ1ビットストリームでコンフィグレーションされ、HPS IO、HPS DDRがコンフィグレーションされて、HPSがFSBLの実行を開始します。その後、HPSソフトウェアでは、通常はるかに大きなフェーズ2コンフィグレーション・ビットストリームを使用して、FPGAファブリックをコンフィグレーションできます。次の図で示しているのは、そのプロセスの概要です。
図 24. HPS先行のブートを使用したAvalon Streamingを介したコンフィグレーション
- ハードウェア・プロジェクトを インテル® Quartus® Primeでコンパイルして、SOFファイルを取得します。
- HPS FSBLソースコードをコンパイルしてHPS FSBL hexファイルを取得するか、事前コンパイルされたファイルを使用します。
- Programming File Generatorを使用して、次のファイルを作成します。
- Raw Binary File (RBF): 小さなフェーズ1コンフィグレーション・ビットストリームが含まれています。
- Core RBF File: 通常はるかに大きなフェーズ2コンフィグレーション・ビットストリームが含まれています。後にHPSソフトウェアがファブリックをコンフィグレーションするために使用されます。
- 後にHPSソフトウェアは、フェーズ2 Core RBFビットストリームを使用してFPGAファブリックをコンフィグレーションします。
- MSELをAVSTモードに設定します。
- デバイス上で電源投入、電源入れ直し、または nCONFIG のトグルを行います。
- AVSTを介して接続された外部マスターを使用し、フェーズ1ビットストリームを使用してデバイスをコンフィグレーションします。
HPSソフトウェアの実行が、HPS FSBLを先頭に開始されます。
後にHPSソフトウェアは、フェーズ2 Core RBFビットストリームを使用してFPGAファブリックをコンフィグレーションします。