インテルのみ表示可能 — GUID: jbr1442965454479
Ixiasoft
2.1. インテル® Quartus® Primeプロジェクトの理解
2.2. 基本的なプロジェクト情報の表示
2.3. Compilation Dashboardの使用
2.4. Project Settingsの管理
2.5. ロジック・デザイン・ファイルの管理
2.6. タイミング制約の管理
2.7. インテル® FPGA IPコアの紹介
2.8. 他のEDAツールの統合
2.9. プロジェクトのエクスポート、アーカイブ、および移行
2.10. コンパイル結果に影響を与える要因
2.11. プロジェクト管理のベスト・プラクティス
2.12. APIのスクリプト
2.13. プロジェクト管理の改訂履歴
3.1. Quartus IIソフトウェアによるデザイン・プランニング
3.2. デザイン仕様の作成
3.3. 知的財産コアの選択
3.4. システムデザインにおけるPlatform Designerおよびスタンダード・インタフェースの使用
3.5. デバイスの選択
3.6. 開発キット リソース
3.7. デバイス・プログラミング/コンフィグレーションのプランニング
3.8. 消費電力の見積り
3.9. サードパーティー・シミュレーション・ツールの選択
3.10. オンチップ・デバッグ・プランニングのオプション
3.11. デザイン手法とHDLコーディング・スタイル
3.12. 高速合成の実行
3.13. インテル® Quartus® Primeソフトウェアによるデザイン・プランニングの改訂履歴
4.4.1. Verilogコンパイル・ユニットの確認
4.4.2. Entity Auto Discoveryの更新
4.4.3. 各ライブラリーへ個別に異なるVHDL Namespaceの作成
4.4.4. サポートされていないパラメーター・パッシングの削除
4.4.5. 未定義定数をWYSIWYGのインスタンス化から削除
4.4.6. 非標準のプラグマを削除する
4.4.7. 初期値宣言の前にオブジェクト宣言の実行
4.4.8. SystemVerilogファイルでのSystemVerilog機能の制約
4.4.9. Alwaysブロック内でアサインメントの混合使用の回避
4.4.10. 未接続ポートおよび存在しないポートの仕様の回避
4.4.11. 不正なパラメーター範囲の回避
4.4.12. VerilogおよびVHDLタイプのマッピングの更新
インテルのみ表示可能 — GUID: jbr1442965454479
Ixiasoft
4.4.11. 不正なパラメーター範囲の回避
他のQuartusソフトウェア・プロダクトでは、言語での仕様以外のパラメーターに対し数値定数(整数および浮動小数点)値が使用可能です。 インテル® Quartus® Prime プロ・エディションのシンセシスでは、言語での仕様を超える数値定数(整数および浮動小数点)のパラメーター値が検出されると、エラーが生成されます。シンタックス・エラーを避けるには、パラメーターへの数値定数(整数および浮動小数点)値が言語の仕様を超えていないことを確認してください。