2.3.2. 電源レールの許容誤差
この項では、 Agilex™ 7デバイスファミリー向けのパッケージレベルで、オンボードの電源レールの許容誤差およびバジェット (AC許容+ VR精度) について説明します。レールの許容誤差は、FPGAパッケージボールで満たす必要があります。レールの許容誤差を測定するには、次のインストラクションを考慮する必要があります。
- VCCL (コア電源ネット) 測定は、FPGAリモート差動検出ライン (FPGAパッケージで割り当てられた差動検出ピンがあります) で行われ、スコープは20MHz に制限された帯域幅に設定されています。
- VCCERT1_FHT_GXFには、パッケージレベルでの専用の差動検出ラインがあり、ダイレベルでのIRドロップを補正します。
- その他の電源レール (VCCL (コア電源) を除く) では、レールの許容誤差は、パッケージの電源ボールに直接接続されている最下層のボードビアで満たす必要があります。
- 特定の電源レールでIRドロップを補償することを目的とした電源レールについて、それぞれの電圧レギュレータ検出ポイントをFPGAピンフィールド内に配置し、パス上で最悪のIRドロップを表すレールのBGAピンの1つに接続します。
| パワーツリーのレール名 | Vnom (必須) (V) | 推奨VR精度 (Vnomの%) | 推奨VRリップル (Vnomの%) | 推奨AC過渡 (Vnom の%) | 最大AC許容 + VR 精度 (Vnomの%) 2 |
|---|---|---|---|---|---|
VCCL:
|
VID (0.68、0.8、0.85) | ±0.5% | ±2.5% | ±3% | |
P0V8_GR1:
|
0.8 | ±0.5% | ±2.5% | ±3% | |
VCCH:
|
0.9 | ±0.5% | ±2.5% | ±3% | |
P1V8_GR2 3:
|
1.8 | ±0.5% | ±1% 4 | ±3.5% | ±5% |
P1V8_GR23:
|
1.8 | ±0.5% | ±0.5% | ±2% | ±3% |
| VCCH_GXE | 1.1 | ±0.5% | ±0.5% | ±2% | ±3% |
| VCCCLK_GXE | 2.5 | ±0.5% | ±0.5% | ±3.5% | ±5% |
P1V2_GR3:
|
1.2 | ±0.5% | ±1% | ±3.5% | ±5% |
P1V8_GR3:
|
1.8 | ±0.5% | ±1% | ±3.5% | ±5% |
| パワーツリーのレール名 | Vnom (必須) (V) | 推奨VR精度 (Vnomの%) | 推奨VRリップル (Vnomの%) | 推奨AC過渡 (Vnomの%) | 最大AC許容 + VR精度 (Vnomの%)2 |
|---|---|---|---|---|---|
VCCL:
|
VID (0.68、0.8、0.85) | ±0.5% | ±2.5% | ±3% | |
P0V8_GR1:
|
0.8 | ±0.5% | ±2.5% | ±3% | |
P0V9_GR1:
|
0.9 | ±0.5% | ±2.5% | ±3% | |
| VCCE_PLL_GXR | 1.0 | ±0.5% | ±2.0% | ±2.5% | |
P1V0_GR13:
|
1.0 | ±0.5% | ±2.0% | ±2.5% | |
P1V0_GR23:
|
1.0 | ±0.5% | ±2.5% | ±3% | |
P1V0_GR23:
|
1.0 | ±0.5% | ±1% | ±3.5% | ±5% |
| VCCED_GXR | 0.9 | ±0.5% | ±2.5% | ±3% | |
| VCCEHT_FHT_GXF | 1.5 | ±0.5% | ±2.0% | ±2.5% | |
P1V8_GR23:
|
1.8 | ±0.5% | ±1% | ±3.5% | ±5% |
P1V8_GR23:
|
1.8 | ±0.5% | ±2.0% | ±2.5% | |
P1V8_GR23:
|
1.8 | ±0.5% | ±2.5% | ±3% | |
P1V2_GR3:
|
1.2 | ±0.5% | ±1% | ±3.5% | ±5% |
P1V8_GR3:
|
1.8 | ±0.5% | ±1% | ±3.5% | ±5% |
| パワーツリーのレール名 | Vnom (必須) (V) | 推奨VR精度 (Vnomの%) | 推奨VRリップル (Vnomの%) | 推奨AC過渡 (Vnomの%) | 最大AC許容 + VR精度 (Vnomの%)2 |
|---|---|---|---|---|---|
VCCL:
|
VID (0.68、0.8、0.85) | ±0.5% | ±2.5% | ±3% | |
P0V8_GR1:
|
0.8 | ±0.5% | ±2.5% | ±3% | |
P0V9_GR1:
|
0.9 | ±0.5% | ±2.5% | ±3% | |
| VCCE_PLL_GXR | 1.0 | ±0.5% | ±2.0% | ±2.5% | |
P1V0_GR13:
|
1.0 | ±0.5% | ±2.0% | ±2.5% | |
P1V0_GR13:
|
1.0 | ±0.5% | ±2.5% | ±3% | |
P1V0_GR13:
|
1.0 | ±0.5% | ±1% | ±3.5% | ±5% |
| VCCEHT_FHT_GXF | 1.5 | ±0.5% | ±2.0% | ±2.5% | |
P1V8_GR3a3:
|
1.8 | ±0.5% | ±1% | ±3.5% | ±5% |
P1V8_GR3a3:
|
1.8 | ±0.5% | ±2.0% | ±2.5% | |
P1V8_GR3a3:
|
1.8 | ±0.5% | ±2.5% | ±3% | |
P1V8_GR3a3:
|
1.8 | ±0.5% | ±0.5% | ±2.0% | ±3% |
| VCCM_PUMP_HBM | 2.5 | ±0.5% | ±1% | ±3.5% | ±5% |
P1V2_GR3b:
|
1.2 | ±0.5% | ±1% | ±3.5% | ±5% |
パッケージレベルでの各電源レールの実際の仕様は、 Agilex™ 7 FPGA & SoCデバイス・データシート: FシリーズおよびIシリーズ に記載されています。PCBコストを削減するために、一部の電源レールはマージされています。これは、単一の電圧レギュレーターのみを使用して、電源レールに給電することにより行われます。このデザイン・ガイドラインのAC + DC仕様は、このデザインに基づいています。ただし、デザインでPCBの電源レールを組み合わせないオプションがあります。
PCB上のアナログ電源レールは組み合わせることができます (公称電圧が同じである場合)。これには、PCB上の単一の電圧レギュレーターを使用して、電源レールに給電し、最小のコストを達成することにより行われます。このデザインを実装する場合は、PCB上の組み合わされた電源レールの電源レール仕様と電圧レギュレーターが、それらのパッケージ電源レールの最も厳しい仕様に準拠していることを確認する必要があります。
アナログ電源レールは、電圧が同じで、同じパワーアップまたはパワーダウン・シーケンスにある場合、デジタル電源レールとマージすることもできます。ただし、デジタル電源レールからアナログ電源レールへのノイズ分離フィルターを使用するようにしてください (ノイズに敏感なため)。
Agilex™ 7 AGFデバイス (EタイルとPタイルのみ) のPCB電源レールの許容誤差 、 Agilex™ 7 AGFおよびAGIデバイス (Fタイル、またはFタイルとRタイルの両方) のPCB電源レールの許容誤差 、および Agilex™ 7 AGMデバイス (Fタイル、またはFタイルとRタイルの両方) のPCB電源レールの許容誤差 の表は、 量産デバイスに推奨される Agilex™ 7 AGFデバイス (EタイルとPタイルのみ) のパワーツリー の図に示すパワーツリーに基づいた電源レールの許容誤差 (AC許容 + VR精度) を示します。
量産デバイスに推奨される Agilex™ 7 AGFデバイス (EタイルとPタイルのみ) のパワーツリー の異なるパワーツリーを使用する場合、各電源ネットのレール公差は、 Agilex™ 7 AGFデバイス (EタイルとPタイルのみ) のPCB電源レールの許容誤差 、 Agilex™ 7 AGFおよびAGIデバイス (Fタイル、またはFタイルとRタイルの両方) のPCB電源レールの許容誤差 、および Agilex™ 7 AGMデバイス (Fタイル、またはFタイルとRタイルの両方) のPCB電源レールの許容誤差 の推奨されるグループ化カテゴリーに分類される必要があります。
2 この仕様は、VR精度 + (VR リップル + AC過渡) レールの許容誤差を表しており、パッケージのピン/ボールで測定して満たす必要があります。
3 これらの電源レールは異なる許容誤差があります。１つのVRとマージする場合、ボードデザインで厳しい許容範囲の要件を使用してください。
4 電圧レギュレーターのリップル仕様が1% 未満の電圧レギュレーターを選択すると、推奨されるAC過渡仕様に余分なマージンが追加されます。
5 これらの個々の特定の電源レールに対するP1V0_GR1の仕様は、パッケージピンで±2.5% (AC許容 + Vr精度) です。この仕様は1 MHzまで適用されます。電圧レギュレータのリップル仕様は最大5mV p-p です。1Mhz を超えるACノイズの仕様は、パッケージピンで±15mV (30 mV p-p) です。これは、1MHz を超えるハイパス・フィルター・プローブで測定することができます。
6 VCCERT_FGT_GXF、VCCERT1_FHT_GXF、VCCERT2_FHT_GXF、およびVCCRT_GXRはP1V0_GR1にマージすることができます。マージされた電源レールの最終的な仕様は、これらの電源レールの中で最も厳しいものになります。
7 Agilex 7 FPGA & SoCデバイス・データシート: FシリーズおよびIシリーズによる、この個別の電源レールのVCCH_FGT_GXF仕様は、±2.5％ (VR + AC) です。これは最大1MHz まで適用されます (パッケージピンで1MHz のロー・パス・フィルターを備えたプローブを使用します。電圧レギュレーターのリップル仕様は、最大5mV p-p です)。パッケージピンでの1MHz を超えるACノイズ仕様では、±15mV (30 mV p-p) です。 これは、1MHz を超えるハイ・パス・フィルターのプローブによって測定可能です。