インテルのみ表示可能 — GUID: nlj1590656516825
Ixiasoft
3.1. ボード・デカップリング・コンデンサーおよび電力フラッディング・ガイド
オン・パッケージ・デカップリング (OPD) (ランド・サイド・コンデンサー (LSC) およびダイ・サイド・コンデンサー (DSC)) に加えて、 Agilex™ 7デバイスファミリーは、キャビティー・サイトまたはステートも提供します。これは、大きなサイズの裏面コンデンサーをダイまたはパッケージのできるだけ近くに配置して過渡電圧ドループ応答を改善し、2番目または3番目の電圧ドループを低減させます。合計15個のデカップリング・コンデンサーは (VCCコアとVCCHの底面コンデンサーについては Agilex™ 7 FPGA Fシリーズ、Iシリーズ、およびMシリーズのデカップリング・コンデンサーの概要 を参照)、 ソケット、薄いスタックアップ、およびマイクロビアの使用なしのPCB用の大きなサイズのデカップリング・コンデンサーを備えた裏面ボード・キャビティー ( Agilex™ 7 AGF014 PCIe* Development Kit) に示すように、9x 0805 47uF (VCCコアの場合) および6x 0603 22uF (VCCHの場合) を含む Agilex™ 7 AGF014 Development Kit Boardキャビティーに追加できます。
ソケット、薄いスタックアップ、およびマイクロビアの使用なしのPCB用の大きなサイズのデカップリング・コンデンサーを備えた裏面ボード・キャビティー ( Agilex™ 7 AGF014 PCIe* Development Kit) は、ソケットとマイクロビアの使用なしで、 Agilex™ 7 AGF014 PCIe* Development Kit用にデザインされたPCB最下層のキャビティー内におけるデカップリング・コンデンサー・スキームまたは接続の例です。 ソケット、薄いスタックアップ、およびマイクロビアの使用なしのPCB用の大きなサイズのデカップリング・コンデンサーを備えた裏面ボード・キャビティー ( Agilex™ 7 AGF014 PCIe* Development Kit) の最上層は、VCCコア電源に割り当てられます。デカップリング・コンデンサー・マウンティング内の最上層のGNDピンは、マイクロビアを介して第2層 (グランド) に接続されます。
図 4. ソケット、薄いスタックアップ、およびマイクロビアの使用なしのPCB用の大きなサイズのデカップリング・コンデンサーを備えた裏面ボード・キャビティー ( Agilex™ 7 AGF014 PCIe* Development Kit)
底面にキャビティー・コンデンサーが配置されているため、マイクロビアの使用なしでのスタックアップ用に、複数のGNDボールのパッドにビアを含めることはできません。パッケージ電流能力を低下させずに、低リターンのインダクタンス・パスを確保するには、 大きなサイズのデカップリング・コンデンサー、厚いスタックアップ、およびスルービアの使用を備えた裏面ボード・キャビティー ( Agilex™ 7 AGF014 Signal Integrity Development Kit) に示すように、これらのフローティング・ボールに接続している最上層のグランドアイランドを隣接するGNDビアに追加します。
大きなサイズのデカップリング・コンデンサー、厚いスタックアップ、およびスルービアの使用を備えた裏面ボード・キャビティー ( Agilex™ 7 AGF014 Signal Integrity Development Kit) は、ソケットなしでGNDピンにスルービアのみを使用した、 Agilex™ 7 AGF014 Signal Integrity Development KitでデザインされたPCB最上層のキャビティー内のデカップリング・コンデンサー・スキームまたは接続の例です。
図 5. 大きなサイズのデカップリング・コンデンサー、厚いスタックアップ、およびスルービアの使用を備えた裏面ボード・キャビティー ( Agilex™ 7 AGF014 Signal Integrity Development Kit)
必要なデカップリング・コンデンサーの一部が何らかの制限によりキャビティー内に配置できない場合は、ピンフィールド内で仕様を作成して、それらがキャビティー領域に近ければ配置することができます。
さらに、他の推奨される0201および0402デカップリング・コンデンサーを、パッケージシャドウ内の最下層のビアフィールド (FPGAピンフィールド) に配置できます。すべてのレールに推奨されるボード側のデカップリング・コンデンサー (FPGAペリフェラル) は、FPGAデバイスのエッジに近い最上層または最下層のいずれかに配置できます。
これは、 Agilex™ 7 AGF012およびAGF014デバイスファミリーのキャビティー内における、推奨デカップリング・コンデンサーの配置の概要です。
- 底面のVCCコアのキャビティー・デカップリング・コンデンサー:
- 厚いPCB: 9x 0805 47µF
- 薄いPCB: 5x 0805 47µF
- 底面のVCCHのキャビティー・デカップリング・コンデンサー: 4x 0603 22µF
- VCCHのオプション: 一部の0603コンデンサーは、消費電力に応じて、VCCまたはVCCIO_PIO/VCCPTに割り当てることができます。
注: Agilex™ 7開発キットボードのキャビティー内のパワーツリーとデカップリング・コンデンサーの数は、シリコンおよびガイドラインの早期リリースにより、このアプリケーション・ノートで推奨されているものとわずかに異なる場合があります。このアプリケーション・ノートで推奨されるパワーツリー、ガイドライン、およびデカップリング・コンデンサーは、最終的なデバイス製造の測定によって十分に確立された、検証済みのものです。
パッケージのOPDにより、最上層のキャビティー領域にはコンポーネントがないことが信頼性から求められます。ただし、パッドまたは他の銅は、最上層のこの領域に使用できます。これは、コンデンサーが最上層のスルービアに接続している最下層のキャビティー領域に収まる場合は、できるだけ多くのコンデンサーを配置できることを意味します。
電力フラッディング
アルテラは、VCCL用にボードの最上位層に電力フラッディングを含めることをお勧めします。以下の例は、FPGAファブリックへのパスが短く、より効果的なデカップリング・ソリューションが得られるため、ループ・インダクタンスを3倍減少させることが示された良いデザイン例です。
図 6. ボード電力フラッディングの例