AN 910: インテル® Agilex™ 電源供給ネットワークのデザイン・ガイドライン

ダウンロード PDF
ID 683393
日付 11/30/2022
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® Agilex™ 電源供給ネットワークのデザイン・ガイドラインの概要 2. 電源供給の概要 3. ボード電源供給ネットワークの推奨事項 4. 複合電源供給レールのノイズ低減のためのボードLC推奨フィルター 5. 未使用タイルのPCB PDNデザイン・ガイドライン 6. PCB電源レールのPCB電圧レギュレーターの推奨事項 7. ボード電源供給ネットワークのシミュレーション 8. インテル® Agilex™ デバイスファミリーのPDNデザインの概要 9. AN 910: インテル® Agilex™ 電源供給ネットワークのデザイン・ガイドラインの改訂履歴
1. インテル® Agilex™ 電源供給ネットワークのデザイン・ガイドラインの概要 x
1.1. インテル® Agilex™ デバイスのデバイス・ガイドラインのステータス
2. 電源供給の概要 x
2.1. パワー・アーキテクチャー 2.2. レールマージ要件 2.3. 電源レール仕様 2.4. デカップリング・コンデンサーの推奨事項
2.1. パワー・アーキテクチャー x
2.1.1. 電力バジェット 2.1.2. パワーツリー
2.1.2. パワーツリー x
2.1.2.1. デバイスパッケージにPタイルとEタイルのみが含まれる インテル® Agilex™ デバイスに推奨されるパワーツリー 2.1.2.2. インテル® Agilex™ AGIまたはAGF (Fタイル、またはFタイルとRタイルの両方) のデバイスパッケージに推奨されるパワーツリー
2.3. 電源レール仕様 x
2.3.1. 電源ネット 2.3.2. 電源レールの許容誤差 2.3.3. 電源ネットと過渡仕様
2.3.1. 電源ネット x
2.3.1.1. インテル® Agilex™ パッケージの電源ネットとサブシステムの詳細
2.4. デカップリング・コンデンサーの推奨事項 x
2.4.1. インテル® Agilex™ FPGAパッケージ・ボードレベルのデカップリング・コンデンサーの概要 2.4.2. インテル® Agilex™ Eタイル・ボードレベルのデカップリング・コンデンサーの概要 2.4.3. インテル® Agilex™ Pタイル・ボードレベルのデカップリング・コンデンサーの概要 2.4.4. インテル® Agilex™ Fタイル・ボードレベルのデカップリング・コンデンサーの概要 2.4.5. インテル® Agilex™ Rタイル・ボードレベルのデカップリング・コンデンサーの概要
3. ボード電源供給ネットワークの推奨事項 x
3.1. ボード・デカップリング・コンデンサー・ガイド 3.2. FPGAコア・ファブリックVCC電圧レギュレーターの選択 3.3. リモート検出接続 3.4. 負荷ラインの要件 3.5. VCCコアボードの電流スルーレート
4. 複合電源供給レールのノイズ低減のためのボードLC推奨フィルター x
4.1. PタイルレールのLCフィルターボードのスキームおよび接続 4.2. EタイルレールのLCフィルターボードのスキームおよび接続 4.3. ノイズの多い電圧レギュレーターの下でのFタイルレールのボード接続とLCフィルター推奨事項 4.4. ノイズの多い電圧レギュレーターの下でのRタイルレールのボード接続とLCフィルター推奨事項
5. 未使用タイルのPCB PDNデザイン・ガイドライン x
5.1. 未使用のEタイルのPDNデザイン・ガイドライン 5.2. 未使用のPタイルのPDNデザイン・ガイドライン 5.3. 未使用のRタイルのPDNデザイン・ガイドライン 5.4. 未使用のFタイルのPDNデザイン・ガイドライン
1. インテル® Agilex™ 電源供給ネットワークのデザイン・ガイドラインの概要
2. 電源供給の概要
3. ボード電源供給ネットワークの推奨事項
4. 複合電源供給レールのノイズ低減のためのボードLC推奨フィルター
5. 未使用タイルのPCB PDNデザイン・ガイドライン
6. PCB電源レールのPCB電圧レギュレーターの推奨事項
7. ボード電源供給ネットワークのシミュレーション
8. インテル® Agilex™ デバイスファミリーのPDNデザインの概要
9. AN 910: インテル® Agilex™ 電源供給ネットワークのデザイン・ガイドラインの改訂履歴

2.3.1.1. インテル® Agilex™ パッケージの電源ネットとサブシステムの詳細

表 4 は、 インテル® Agilex™ FPGA Core/Fabricの電源ネットと、図 1 および図 2 の推奨パワーツリーに基づくサブシステムの詳細を示しています。

表 4.   インテル® Agilex™ AGF (EタイルとPタイルのみ)、 インテル® Agilex™ AGF (Fタイルのみ)、および インテル® Agilex™ AGI (Fタイル、Rタイル、またはその両方) FPGAパッケージの電源レールネットとサブシステムの詳細
デバイス Power Thermal Calculator (PTC) レール名 ボード接続 システム接続
FPGA VCC VCCH 0.8V ファブリック・コア
FPGA/HPS VCCL_HPS -1、–2および–3デバイス用のHPSコア。図 1、図 2 および図 3 の注記を参照してください。
FPGA/HPS VCCPLLDIG_HPS -1、–2および–3デバイス用のHPSコア。図 1、図 2 および図 3 の注記を参照してください。
FPGA/PIO VCCP I/O 96 PHY
EタイルとPタイルを備えたFPGAパッケージ VCCH VCCH 0.9V/P0V9_GR1 EタイルとPタイルを備えたFPGAパッケージのAIB Bridge用のレール
FPGA/SDM VCCH_SDM FPGAパッケージ (EタイルおよびPタイルを使用) またはFPGAパッケージ (FタイルおよびRタイルを使用) のVCCH用のSDM PORモニタリング・ボール
FPGAパッケージ (FタイルまたはRタイルを使用) またはパッケージ (Fタイルのみの使用) VCCH P0V8_GR1 FタイルおよびRタイルを備えたパッケージ、またはFタイルのみを備えたパッケージ用のAIB Bridge用のレール
FPGA/SDM VCCH_SDM FPGAパッケージのVCCH用のSDM PORモニタリング・ボール (Fタイルの使用のみ)。
FPGA/SDM VCCL_SDM SDMコア
FPGA/SDM VCCPLLDIG_SDM SDMデジタルPLL
FPGA VCCPT P1V8_GR2 CRAM
FPGA/SDM VCCADC ADC
FPGA/SDM VCCPLL_SDM SDMアナログPLL
FPGA/HPS VCCPLL_HPS HPSアナログPLL
FPGA/SDM VCCIO_PIO_SDM P1V2_GR3 VCCIO_PIO_SDM用のSDM PORモニター
FPGA/PIO VCCIO_PIO I/O 96 I/Oバッファー
FPGA VCCRCORE I/Oが1.2Vの場合のみVCCIO_PIOと共有
FPGA VCCA_PLL1 メインDDR PLL
FPGA/SDM VCCIO_SDM P1V8_GR3 SDM 1.8V I/O電源
FPGA/HPS VCCIO_HPS HPS I/O電源
FPGA/SDM VCCBAT VCCBAT デバイス・セキュリティーAdvanced Encryption Standard用バッテリー・バックアップ電源、バッテリー・バックアップ式RAM (AES BBRAM) キーレジスターです。
FPGA/SDM VCCFUSEWR_SDM VCCFUSEWR_SDM

SDMヒューズ

ヒューズ・プログラミングは、I/Oレール、VCCIO_SDM、およびVCCIO_HPSにアクティビティーがない場合にのみ許可されます。

それ以外の場合は、VCCFUSEWR_SDM用に別の電源モジュールが必要です。
表 5.   インテル® Agilex™ Eタイルの電源レールネットとサブシステムの詳細
PTCレール名 ボード接続 システム接続
VCCRT_GXE VCCH 0.9V EタイルTX/RXトランシーバー・アナログ
VCCRTPLL_GXE EタイルTX/RXトランシーバー・アナログ
VCC_HSSI_GXE EタイルTX/RXトランシーバー・アナログ
VCCH_GXE VCCH_GXE EタイルTX/RXトランシーバー・アナログ
VCCCLK_GXE VCCCLK_GXE Eタイル2.5V I/O電源
表 6.   インテル® Agilex™ Pタイルの電源レールネットとサブシステムの詳細
PTCレール名 ボード接続 システム接続
VCC_HSSI_GXP VCCH 0.9V PタイルTX/RXトランシーバー・デジタル
VCCFUSE_GXP Pタイルヒューズ
VCCRT_GXP PタイルTX/RXトランシーバー・アナログ
VCCH_GXP P1V8_GR2 PタイルTX/RXアナログ
VCCCLK_GXP Pタイルの1.8 GPIO
表 7.   インテル® Agilex™ Rタイルの電源レールネットとサブシステムの詳細
PTCレール名 ボード接続 システム接続
VCC_HSSI_GXR P0V9_GR1
  • RタイルTX/RXトランシーバー・デジタル
  • AGI FタイルおよびRタイルESデバイスの場合、VCC_HSSI_GXRは0.95Vであるため、別の電源レールが必要です。
  • AGI FタイルおよびRタイルの量産デバイスの場合、VCC_HSSI_GXRは0.9Vで、VCCHとマージできます。
VCCED_GXR P0V9_GR1 —
VCCE_PLL_GXR VCCE_PLL_GXR RタイルPLLリファレンス信号電力
VCCCLK_GXR P1V0_GR2 RタイルDFE
VCCHFUSE_GXR Rタイルヒューズ検出
VCCRT_GXR VCCRT_GXR RタイルTX/RXトランシーバー・アナログ電源
VCCE_DTS_GXR VCCE_PLL_GXR —
VCCH_GXR P1V8_GR2 Rタイル高電圧 (1.8V)。フィルターを介してP1V8_GR2に接続します。
表 8.   インテル® Agilex™ Fタイルの電源レールネットとサブシステムの詳細
PTCレール名 ボード接続 システム接続
VCC_HSSI_GXF P0V8_GR1 Fタイルデジタル電源。フィルターなしでP0V8_GR1に接続します。
VCCERT_FGT_GXF P1V0_GR1 Fタイル汎用アナログ電源
VCCERT1_FHT_GXF Fタイル高速 (HS) アナログ電源
VCCERT2_FHT_GXF FタイルHSアナログ電源
VCCFUSECORE_GXF P1V0_GR2 Fタイルヒューズ電源
VCCFUSEWR_GXF Fタイルヒューズ検出WR
VCCEHT_FHT_GXF VCCEHT_FHT_GXF FタイルHS高電圧電源
VCCH_FGT_GXF P1V8_GR2 Fタイル汎用高電圧電源。フィルターを介してP1V8_GR2に接続します。
VCCLK_GXF FタイルDFT電源。フィルターを介してP1V8_GR2に接続します。
1 AGF014 (EタイルとPタイルを使用) ESデバイスの場合、この電源レールは1.8Vです (P1V8_GR2とマージされます)。量産シリコンの場合、この電源レールは1.2Vです。
レベル 2 の表題