Agilex™ 7 電源供給ネットワークのデザイン・ガイドライン

ダウンロード PDF
ID 683393
日付 7/08/2024
Public
ドキュメント目次
ドキュメント目次 x
1. Agilex™ 7 電源供給ネットワークのデザイン・ガイドラインの概要 2. 電源供給の概要 3. ボード電源供給ネットワークの推奨事項 4. 複合電源供給レールのノイズ低減のためのボードLC推奨フィルター 5. 未使用タイルのPCB PDNデザイン・ガイドライン 6. PCB電源レールのPCB電圧レギュレーターの推奨事項 7. ボード電源供給ネットワークのシミュレーション 8. Agilex™ 7デバイスファミリーのPDNデザインの概要 9. Agilex™ 7電源供給ネットワークのデザイン・ガイドラインの改訂履歴
1. Agilex™ 7 電源供給ネットワークのデザイン・ガイドラインの概要 x
1.1. Agilex™ 7デバイスのデバイス・ガイドラインのステータス
2. 電源供給の概要 x
2.1. パワー・アーキテクチャー 2.2. レールマージ要件 2.3. 電源レール仕様 2.4. デカップリング・コンデンサーの推奨事項
2.1. パワー・アーキテクチャー x
2.1.1. 電力バジェット 2.1.2. パワーツリー
2.1.2. パワーツリー x
2.1.2.1. デバイスパッケージにPタイルとEタイルのみが含まれる Agilex™ 7デバイスに推奨されるパワーツリー 2.1.2.2. Agilex™ 7 AGIまたはAGF (Fタイルのみ、またはFタイルとRタイルの両方) のデバイスパッケージに推奨されるパワーツリー 2.1.2.3. Agilex™ 7 AGM (Fタイルのみ、またはFタイルとRタイルの両方) のデバイスパッケージに推奨されるパワーツリー
2.3. 電源レール仕様 x
2.3.1. 電源ネット 2.3.2. 電源レールの許容誤差 2.3.3. 電源ネットと過渡仕様
2.3.1. 電源ネット x
2.3.1.1. Agilex™ 7パッケージの電源ネットとサブシステムの詳細
2.4. デカップリング・コンデンサーの推奨事項 x
2.4.1. Agilex™ 7 FPGAパッケージ・ボードレベルのデカップリング・コンデンサーの概要 2.4.2. Agilex™ 7 Eタイル・ボードレベルのデカップリング・コンデンサーの概要 2.4.3. Agilex™ 7 Pタイル・ボードレベルのデカップリング・コンデンサーの概要 2.4.4. Agilex™ 7 Fタイル・ボードレベルのデカップリング・コンデンサーの概要 2.4.5. Agilex™ 7 Rタイル・ボードレベルのデカップリング・コンデンサーの概要
3. ボード電源供給ネットワークの推奨事項 x
3.1. ボード・デカップリング・コンデンサーおよび電力フラッディング・ガイド 3.2. FPGAコア・ファブリックVCC電圧レギュレーターの選択 3.3. リモート検出接続 3.4. 負荷ラインの要件 3.5. VCCコアボードの電流スルーレート
4. 複合電源供給レールのノイズ低減のためのボードLC推奨フィルター x
4.1. PタイルレールのLCフィルターボードのスキームおよび接続 4.2. EタイルレールのLCフィルターボードのスキームおよび接続 4.3. ノイズの多い電圧レギュレーターの下でのFタイルレールのボード接続とLCフィルター推奨事項 4.4. ノイズの多い電圧レギュレーターの下でのRタイルレールのボード接続とLCフィルター推奨事項
5. 未使用タイルのPCB PDNデザイン・ガイドライン x
5.1. 未使用のEタイルのPDNデザイン・ガイドライン 5.2. 未使用のPタイルのPDNデザイン・ガイドライン 5.3. 未使用のRタイルのPDNデザイン・ガイドライン 5.4. 未使用のFタイルのPDNデザイン・ガイドライン
1. Agilex™ 7 電源供給ネットワークのデザイン・ガイドラインの概要
2. 電源供給の概要
3. ボード電源供給ネットワークの推奨事項
4. 複合電源供給レールのノイズ低減のためのボードLC推奨フィルター
5. 未使用タイルのPCB PDNデザイン・ガイドライン
6. PCB電源レールのPCB電圧レギュレーターの推奨事項
7. ボード電源供給ネットワークのシミュレーション
8. Agilex™ 7デバイスファミリーのPDNデザインの概要
9. Agilex™ 7電源供給ネットワークのデザイン・ガイドラインの改訂履歴

4.1. PタイルレールのLCフィルターボードのスキームおよび接続

ノイズ・フィルタリングの目的で、パワーツリーのPタイル電圧レール (VCCCLK_GXP、VCCH_GXP、VCCRT_GXP) には、 タイルごとのVCCCLK_GXPの推奨フィルター 、 タイルごとのVCCH_GXPの推奨フィルター 、および タイルごとのVCCRT_GXPの推奨フィルター のフィルタリング・トポロジーをお勧めします。フィルターは、デカップリング・コンデンサーの推奨事項の推奨されるデカップリング・コンデンサーの表にあるペリフェラル・コンデンサーと同じくらい FPGA の近くに配置できます。LCフィルターに加えて、最下層のピンまたはビアフィールド内のデカップリング・コンデンサーの推奨事項のデカップリング・コンデンサーの表で推奨されている底面または裏面のコンデンサーも追加する必要があります。FPGAのタイルごとに1セットのLCフィルターを実装します。

図 17.  タイルごとのVCCCLK_GXPの推奨フィルター
図 18.  タイルごとのVCCH_GXPの推奨フィルター
図 19.  タイルごとのVCCH_GXPの推奨フィルター (低電力シナリオ)
図 20.  タイルごとのVCCRT_GXPの推奨フィルター
図 21.  タイルごとのVCCRT_GXPの推奨フィルター (低電力シナリオ)
レベル 2 の表題