インテルのみ表示可能 — GUID: bar1503957735417
Ixiasoft
リファレンス・デザインのチュートリアル
次の手順では、フラットデザインにパーシャル・リコンフィグレーションを適用する方法について説明します。このチュートリアルでは、 インテル® Stratix® 10 GX FPGA開発ボードに向けて インテル® Quartus® Prime プロ・エディションを使用しています。
- 手順 1: 開始する
- 手順 2: 子レベルのサブモジュールを作成する
- 手順 3: デザイン・パーティションを作成する
- 手順 4: PRパーティションに向けて配置配線領域を割り当てる
- 手順 5: ペルソナを定義する
- 手順 6: リビジョンを作成する
- 手順 7: ベースリビジョンをコンパイルする
- 手順 8: 親PRパーティションのPR実装リビジョンを準備する
- 手順 9: 子PRパーティションのPR実装リビジョンを準備する
- 手順 10: ボードをプログラミングする
注: AN 806: インテル® Arria® 10 GX FPGA開発ボードに向けた階層的パーシャル・リコンフィグレーション・デザインのチュートリアルとは異なり、このチュートリアルでは追加のPartial Reconfiguration Controller IPコアは不要です。これは、 インテル® Stratix® 10がFPGAのハードJTAGピンを使用したJTAG経由のPRをサポートしているためです。