AN 826: インテル® Stratix® 10 GX FPGA開発ボードに向けた階層的なパーシャル・リコンフィグレーションのチュートリアル

ダウンロード PDF
ID 683327
日付 9/24/2018
Public
ドキュメント目次
ドキュメント目次 x
インテル® Stratix® 10 GX FPGA開発ボードに向けた階層的パーシャル・リコンフィグレーションのチュートリアル
インテル® Stratix® 10 GX FPGA開発ボードに向けた階層的パーシャル・リコンフィグレーションのチュートリアル x
リファレンス・デザインの要件 リファレンス・デザインの概要 リファレンス・デザイン・ファイル リファレンス・デザインのチュートリアル AN 826: インテル® Stratix® 10 GX FPGA開発ボードに向けた階層的なパーシャル・リコンフィグレーションのチュートリアル 改訂履歴
リファレンス・デザインのチュートリアル x
手順 1: 開始する 手順 2: 子レベルのサブモジュールを作成する 手順 3: デザイン・パーティションを作成する 手順 4: PRパーティションに向けて配置配線領域を割り当てる 手順 5: ペルソナを定義する 手順 6: リビジョンを作成する 手順 7: ベースリビジョンをコンパイルする 手順 8: 親PRパーティションのPR実装リビジョンを準備する 手順 9: 子PRパーティションのPR実装リビジョンを準備する 手順 10: ボードをプログラミングする 既存のペルソナを変更する デザインに新しいペルソナを追加する
手順 6: リビジョンを作成する x
ベース・リビジョン・タイプを設定する 1.4.6.2. 実装リビジョンを作成する
手順 10: ボードをプログラミングする x
子PR領域をプログラミングする
インテル® Stratix® 10 GX FPGA開発ボードに向けた階層的パーシャル・リコンフィグレーションのチュートリアル

リファレンス・デザインの概要

このリファレンス・デザインは、1つの32ビットカウンターで構成されています。ボードレベルでは、クロックを50MHzのソースに接続し、その出力をFPGA上の4つのLEDに接続します。カウンタービットからの出力を特定のシーケンスで選択すると、LEDが特定の周波数で点滅します。
図 1. PRパーティションを持たないフラット・リファレンス・デザイン
レベル 2 の表題