インテルのみ表示可能 — GUID: mot1481227714343
Ixiasoft
差動I/Oピン
注: インテル® では、 インテル® Quartus® Primeデザインを作成し、デバイスのI/O割り当てを入力し、デザインをコンパイルすることを推奨しています。 インテル® Quartus® Prime開発ソフトウェアでは、I/O割り当ておよび配置規則に従いピンの接続をチェックします。この規則は、デバイスの集積度、パッケージ、I/O割り当て、電圧割り当て、およびこのドキュメントまたはデバイス・ハンドブックに記載されていないその他の要因によって異なります。
| ピン名 | ピンの機能 | ピンの説明 | 接続ガイドライン |
|---|---|---|---|
| DIFFIO_[L,R,T,B][0..61][p,n] (注11) | I/O、TX/RXチャネル | 兼用の差動トランスミッター/レシーバー・チャネルです。これらのチャネルは、LVDS互換信号の送受信に使用できます。末尾が「p」のピンは、差動チャネルの正の信号を伝送します。末尾が「n」のピンは、差動チャネルの負の信号を伝送します。差動信号に使用しない場合は、これらのピンをユーザーI/Oピンとして使用できます。 | 未使用のピンは、 インテル® Quartus® Prime開発ソフトウェアで定義されるとおりに接続します。 |