コンフィグレーション/JTAGピン
注: インテル® では、 インテル® Quartus® Primeデザインを作成し、デバイスのI/O割り当てを入力し、デザインをコンパイルすることを推奨しています。 インテル® Quartus® Prime開発ソフトウェアでは、I/O割り当ておよび配置規則に従いピンの接続をチェックします。この規則は、デバイスの集積度、パッケージ、I/O割り当て、電圧割り当て、およびこのドキュメントまたはデバイス・ハンドブックに記載されていないその他の要因によって異なります。
| ピン名 | ピンの機能 | ピンの説明 | 接続ガイドライン |
|---|---|---|---|
| MSEL[0..3] | 入力 | コンフィグレーション入力ピンで、コンフィグレーション・スキームを設定します。一部の小さい インテル® Cyclone® 10 LPデバイスまたはパッケージのオプションでは、高速遅延 (3.0V/2.5V) のASコンフィグレーションをサポートしておらず、MSEL[3] ピンがありません。 | これらのピンは 9KΩの抵抗を介して内部でGNDに接続されます。これらのピンはフローティングで維持しないでください。これらのピンを使用しない場合は、GNDに接続します。使用するコンフィグレーション・スキームに応じて、これらのピンをVCCAまたはGNDに接続します。Intel Cyclone 10 LP Handbookの「Configuration and Remote System Upgrades in Intel Cyclone 10 LP Devices」の章を参照してください。JTAGコンフィグレーションのみを使用する場合は、これらのピンをGNDに接続します。 |
| nCE | 入力 | 専用のアクティブLowチップイネーブルです。nCEがLowの場合、デバイスは有効になります。nCEがHighの場合は、デバイスは無効になります。 | マルチデバイスのコンフィグレーションでは、最初のデバイスのnCEがLowに接続されている際に、nCEOピンでチェーン内の次のデバイスのnCEを駆動します。シングルデバイスのコンフィグレーションおよびJTAGプログラミングでは、nCEをGNDに接続する必要があります。 |
| nCONFIG | 入力 | 専用のコンフィグレーション制御入力です。ユーザーモードでこのピンをLowにすると、FPGAはコンフィグレーション・データを失い、リセット状態に入ります。また、すべてのI/Oピンがトライステートになります。このピンをロジックHighのレベルに戻すと、リコンフィグレーションが開始します。 | ダウンロード・ケーブルとともにPSコンフィグレーション・スキームを使用する場合は、このピンを10KΩの抵抗を介してVCCAに接続します。他のコンフィグレーション・スキームでは、このピンを使用しない場合に、このピンを直接、もしくは10KΩの抵抗を介してVCCIOに接続する必要があります。 |
| CONF_DONE | 双方向 (オープンドレイン) | 専用のコンフィグレーション・ステータス・ピンです。ステータス出力として、CONF_DONEピンはコンフィグレーション前およびコンフィグレーション中にLowを駆動します。すべてのコンフィグレーション・データがエラーなしで受信され、初期化サイクルが開始すると、CONF_DONEは解放されます。ステータス入力としては、CONF_DONEはすべてのデータが受信されるとHighになります。その後デバイスが初期化され、ユーザーモードに入ります。 | このピンはユーザーI/Oピンとしては使用できません。CONF_DONEは、外部の10KΩプルアップ抵抗によってHighに引き上げる必要があります。 |
| nCEO | I/O、出力 (オープンドレイン) | デバイス・コンフィグレーションが完了するとLowを駆動する出力です。デバイスのコンフィグレーションに使用しない場合は、このピンを通常のI/Oとして使用できます。 | このピンを使用しない場合は、未接続にしておくことができます。マルチデバイスのコンフィグレーション時は、このピンで後続デバイスのnCEピンに供給します。その場合、10KΩのプルアップ抵抗をチェーン内のすべてのデバイスの許容電圧に接続することで、受信デバイスの入力電圧を満たします。シングルデバイスのコンフィグレーション時には、このピンは通常のI/Oとして使用できます。 |
| nSTATUS | 双方向 (オープンドレイン) | 専用のコンフィグレーション・ステータス・ピンです。FPGAは、電源投入後すぐにnSTATUSをLowに駆動し、POR時間後に解放します。ステータス出力としては、コンフィグレーション時にエラーが発生した場合、nSTATUSはLowに引き下げられます。ステータス入力としては、コンフィグレーション時または初期化時に外部ソースによってnSTATUSがLowに駆動されると、デバイスはエラー状態になります。 | このピンはユーザーI/Oピンとしては使用できません。nSTATUSは、外部の10KΩプルアップ抵抗によってHighに引き上げる必要があります。 |
| TCK | 入力 | 専用のJTAGテストクロック入力ピンです。 | このピンは、1KΩのプルダウン抵抗を介してGNDに接続します。JTAG回路を無効にするには、TCKをGNDに接続します。 |
| TMS | 入力 | 専用のJTAGテストモード選択入力ピンです。 | 2.5V、3.0V、または3.3Vのコンフィグレーション電圧規格とインターフェイス接続する場合は、このピンを10kΩの抵抗を介してVCCAに接続します。1.5Vおよび1.8Vのコンフィグレーション電圧の場合は、このピンを10kΩの抵抗を介してVCCIO電源に接続します。 |
| TDI | 入力 | 専用のJTAGテストデータ入力ピンです。 | 2.5V、3.0V、または3.3Vのコンフィグレーション電圧規格とインターフェイス接続する場合は、このピンを10kΩの抵抗を介してVCCAに接続します。1.5Vおよび1.8Vのコンフィグレーション電圧の場合は、このピンを10kΩの抵抗を介してVCCIO電源に接続します。 |
| TDO | 出力 | 専用のJTAGテストデータ出力ピンです。 | TDOピンを使用しない場合は、このピンを未接続のままにします。 |
| nCSO | I/O、出力 (AS) | このピンは、ASモードでnCSOとして機能します。 nCSO: ASモードにおけるFPGAからシリアル・コンフィグレーション・デバイスへの出力制御信号で、コンフィグレーション・デバイスを有効にします。 |
デバイスをASモードでプログラミングしない場合、nCSOは使用されません。このピンをI/Oとして使用しない場合は、ピンを未接続のままにします。 |
| DATA1、ASDO | 入力 (FPP)、出力 (AS) | このピンは、PSモードおよびFPPモードではDATA1として機能し、ASモードではASDOとして機能します。 DATA1: 非ASモードでのデータ入力です。バイト全体のコンフィグレーション・データは、DATA[0..7] でターゲットデバイスに提供されます。PSコンフィグレーション・スキームでは、DATA1はコンフィグレーション時にユーザーI/Oピンとして機能します。つまり、トライステートになります。FPPコンフィグレーション後、DATA1はユーザーI/Oピンとして使用可能です。このピンの状態は、兼用ピンの設定によって異なります。 ASDO: ASモードにおけるFPGAからシリアル・コンフィグレーション・デバイスへの制御信号で、コンフィグレーション・データの読み出しに使用されます。 |
デバイスをASモードでプログラミングしない場合は、このピンをユーザーI/Oピンとして使用できます。このピンをI/Oとして使用しない場合は、ピンを未接続のままにします。 |
| DATA[2..7] | 入力 (FPP) | データ入力です。バイト全体またはワード全体のコンフィグレーション・データは、DATA[0..7] でターゲットデバイスに提供されます。ASまたはPSのコンフィグレーション・スキームでは、これらのピンはコンフィグレーション時にユーザーI/Oピンとして機能します。つまり、トライステートになります。FPPコンフィグレーション後、DATA [2..7] はユーザーI/Oピンとして使用可能です。これらのピンの状態は、兼用ピンの設定によって異なります。 | デバイスをFPPモードでプログラミングしない場合は、これらのピンをユーザーI/Oピンとして使用できます。これらのピンをI/Oとして使用しない場合は、ピンを未接続のままにします。 |
| DCLK | 入力 (PS、FPP)、出力 (AS) | 専用のコンフィグレーション・クロック・ピンです。PSおよびFPPのコンフィグレーションでは、DCLKを使用してコンフィグレーション・データを外部ソースからFPGAに提供します。ASモードでは、DCLKはFPGAからの出力で、コンフィグレーション・インターフェイスのタイミングを提供します。 | このピンはフローティングで維持しないでください。このピンはHighまたはLowのいずれかに駆動します。DCLKは、アクティブ・シリアル・コンフィグレーション後にのみユーザーI/Oとしてコンフィグレーションすることができます。 |
| CRC_ERROR (注13および15) | I/O、出力 | アクティブHighの信号で、エラー検出回路がコンフィグレーションSRAMビットのエラーを検出したことを示します。このピンはオプションであり、CRCエラー検出回路が有効になっている場合に使用されます。このピンは、CRCのエラー検出に使用されない場合は、通常のI/Oとして使用できます。CRC_ERRORピンは、デフォルトで専用の出力です。オプションで、 インテル® Quartus® Prime開発ソフトウェアのDevice & Pinオプションのダイアログボックスで、CRC_ERRORピンをオープンドレイン出力として有効にすることができます。 | このピンを使用している場合は、チェーン内のすべてのデバイスで外部の10KΩプルアップ抵抗を介して許容電圧に接続することで、受信デバイスの入力電圧を満たします。このピンを使用しない場合は、フローティングの状態にしておくことができます。 |
| DEV_CLRn | I/O (オプションがオフの場合)、入力 (オプションがオンの場合) | オプションのピンで、設計者はこのピンを使用してすべてのデバイスレジスターですべてのクリアをオーバーライドすることができます。このピンがLowに駆動されると、レジスターはすべてクリアされます。このピンがHighに駆動されると、すべてのレジスターはプログラムされているとおりに動作します。このピンは、 インテル® Quartus® Prime開発ソフトウェアでEnable device-wide reset (DEV_CLRn) オプションをオンにすることで有効になります。 | 専用入力のDEV_CLRnを使用ぜず、I/Oとしても使用しない場合は、このピンをGNDに接続します。 |
| DEV_OE | I/O (オプションがオフの場合)、入力 (オプションがオンの場合) | オプションのピンで、設計者はこのピンを使用してデバイスのすべてのトライステートをオーバーライドすることができます。このピンがLowに駆動されると、すべてのI/Oピンがトライステートになります。このピンがHighに駆動されると、すべてのI/Oピンはデザインで定義されているとおりに動作します。このピンは、 インテル® Quartus® Prime開発ソフトウェアでEnable device-wide output enable (DEV_OE) オプションをオンにすることで有効になります。 | 専用入力のDEV_OEを使用ぜず、I/Oとしても使用しない場合は、このピンをGNDに接続する必要があります。 |
| DATA0 | 入力 (PS、FPP、AS) | 専用のコンフィグレーション・データ入力ピンです。シリアル・コンフィグレーション・モードでは、ビット全体のコンフィグレーション・データはこのピンを介して受信します。ASコンフィグレーション後は、DATA0はオプションのユーザー・コントロールを備える専用の入力ピンです。PSまたはFPPのコンフィグレーション後は、DATA0はユーザーI/Oピンとして使用可能であり、ピンの状態は兼用ピンの設定によって異なります。 | ASコンフィグレーション・モードでシリアル・コンフィグレーション・デバイスを使用している場合は、DATA0のシリアル・コンフィグレーション・デバイスの端近くに25Ωの直列抵抗を接続する必要があります。DATA0の専用入力を使用せず、このピンをI/Oとしても使用しない場合は、このピンを未接続のままにする必要があります。 |
| INIT_DONE | I/O、出力 (オープンドレイン) | これは兼用ピンであり、INIT_DONEとして有効になっていない場合はI/Oピンとして使用できます。有効になっている場合は、ピンでのLowからHighへの遷移はデバイスがユーザーモードに入ったことを示します。INIT_DONE出力が有効になっている場合、コンフィグレーション後にINIT_DONEピンをユーザーI/Oピンとして使用することはできません。このピンは、 インテル® Quartus® Prime開発ソフトウェアでEnable INIT_DONE出力オプションをオンにすることで有効になります。 | このピンを使用している場合は、チェーン内のすべてのデバイスで外部の10KΩプルアップ抵抗を介して許容電圧に接続することで、受信デバイスの入力電圧を満たします。このピンを使用しない場合は、フローティング状態にする、もしくはGNDに接続することができます。 |
| CLKUSR | I/O、入力 | ユーザーによって提供されるオプションのクロック入力です。1つ以上のデバイスの初期化を同期します。このピンをユーザー提供のコンフィグレーション・クロックとして使用しない場合は、ユーザーI/Oピンとして使用することができます。このピンは、 インテル® Quartus® Prime開発ソフトウェアでEnable user-supplied start-up clock (CLKUSR) オプションをオンにすることによって有効にします。 | CLKUSRピンをコンフィグレーション・クロック入力として使用せず、I/Oとしても使用しない場合は、このピンをGNDに接続します。 |