3.3.1. 高速リード・ソロモンIPコアの信号

高速リード・ソロモンIPコア・ユーザー・ガイド

ダウンロード PDF

ID 683120

日付 5/02/2016

バージョン current

Public

インテルのみ表示可能 — GUID: dmi1424791189124

Ixiasoft

詳細を見る

3.3.1. 高速リード・ソロモンIPコアの信号

表 9. クロック信号とリセット信号
信号名	Avalon-STタイプ	入力/出力	概要
`clk_clk`	`clk`	入力	メイン・システム・クロックです。IPコア全体が`clk_clk`の立ち上がりエッジで動作します。
`reset_reset_n`	`reset_n`	入力	アサートされるとシステム全体をリセットする、アクティブLow信号です。この信号は非同期的にアサートできます。ただし、ディアサートは`clk_clk`信号と同期して行う必要があります。IPコアがリセットから回復した際には、受信したデータが完全なパケットであることを確認する必要があります。

表 10. **Avalon-STの入力および出力インタフェース信号**
信号名	Avalon-STタイプ	入力/出力	概要
`in_ready`	`ready`	出力	シンクがデータを受け入れる準備ができたことを示す、データ転送レディ信号です。シンク・インタフェースは、`in_ready`信号を駆動して、インタフェースを通過するデータのフローを制御します。シンク・インタフェースは、`clk`の立ち上がりエッジでデータ・インタフェース信号をキャプチャします。
`in_valid`	`valid`	入力	データ信号が有効であることを示す、データ有効信号です。`in_valid`信号をアサートした際に、Avalon-STデータ・インタフェース信号は有効です。`in_valid`信号をディアサートした際には、Avalon-STデータ・インタフェース信号は無効であり、必ず無視されます。データが使用可能であればいつでも`in_valid`信号をアサートできます。ただし、シンクはIPコアが`in_ready`信号をアサートした際にのみソースからのデータをキャプチャします。
`in_data[]`	`data`	入力	コードワードごとの各シンボルのデータ入力です。`in_valid`信号をアサートした場合にのみ有効です。幅は`P` x `M`ビットです。エンコーダでは、情報シンボルの数（`N` - CHECK）が必ずしも`P`の倍数ではありません。つまり、最後の入力シンボルが0で満たされていなければならない場合があります。
`out_data`	`data`	出力	エンコーダ出力です。デコーダ向けのQsysシステムでは、このAvalon-ST準拠ののデータ・バスは、log₂(`R`+1) + 1の長さで、全てのAvalon-ST出力データ信号（`out_error_out`、`out_decfail`、`out_symol_out`）を含みます。
`out_decfail`	`data`	出力	デコードが失敗しました。
`out_errors_out`	`error`	出力	IPコアが判定したエラー・シンボルの数です。サイズはlog₂(`R`+1)です。
`out_ready`	`ready`	入力	ダウンストリームのモジュールがデータを受け入れる準備ができたことを示す、データ転送レディ信号です。ソースは、`out_ready`信号がアサートされると新しいデータを（可能であれば）供給し、`out_ready`信号がディアサートされると新しいデータの供給を停止します。ソースが新しいデータを供給できない場合には、有効なデータ・インタフェース信号を駆動する準備ができるまで1クロック・サイクル以上の期間`out_valid`をディアサートします。
`out_symbols_out`	`data`	出力	IPコアが`out_valid`信号をアサートした際に、デコードされた出力を含みます。修正されたシンボルは、エンコードされた順序と同じ順序で並びます。
`out_valid`	`valid`	出力	データ有効信号です。IPコアは、`out_data`に有効な出力があれば必ず`out_valid`信号をHighにアサートします。IPコアは、`out_data`に有効な出力がなければこの信号をディアサートします。