インテルのみ表示可能 — GUID: dmi1424791158930
Ixiasoft
3.3. 高速リード・ソロモンIPコアのインタフェースと信号
Avalon-ST入力インタフェースでのレディ・レイテンシは0であり、ビットあたりのシンボル数は1に固定されています。デコーダのレイテンシはN/P+ （BM速度 x R）+ 10であり、エンコーダのレイテンシは6です。
クロックおよびリセット・インタフェースは、Avalon-STインタフェースを同期させ、リセットの接続性を提供するために、クロックおよびリセット信号を駆動あるいは受信します。ステータス・インタフェースは、コードワードごとに3つのエラー・ステータス信号から構成されるコンジット・インタフェースです。デコーダは、ステータス信号からコードワード内のエラー・シンボルの値、エラー・シンボル数、およびエラー・ビット数を取得します。
Avalon-STインタフェース
Avalon-STインタフェースは、ソース・インタフェースからシンク・インタフェースへのデータ転送向けに、標準的で柔軟なモジュラー・プロトコルを定義します。
入力インタフェースははAvalon-STシンクであり、出力インタフェースはAvalon-STソースです。
Avalon-STインタフェース信号は、従来からのストリーミングインタフェースを表現でき、これは、チャネルやパケット境界の概念のないシングル・データ・ストリームをサポートします。こういったインタフェースは、通常、データ、レディ、および有効信号を含みます。
Avalon-STインタフェースはバックプレッシャをサポートしており、これは、シンクがソースに対してデータ送信を停止するように指示することが可能なフロー制御のメカニズムです。シンクは多くの場合、FIFOバッファがフルになった際や、出力に輻輳が生じた際に、データのフローを停止するためにバックプレッシャを使用します。