インテル® Quartus® Primeプロ・エディションのユーザーガイド: プログラマー

ダウンロード PDF
ID 683039
日付 6/10/2019
Public
ドキュメント目次
ドキュメント目次 x
1. デバイスのプログラミング・ファイルを生成する 2. インテル FPGAデバイスのプログラミング A. インテル® Quartus® Primeプロ・エディションユーザーガイド
1. デバイスのプログラミング・ファイルを生成する x
1.1. プライマリー・デバイス・プログラミング・ファイル生成 1.2. セカンダリー・プログラミング・ファイルを生成する 1.3. ビットストリーム・ファイルの圧縮とセキュリティーの有効化 1.4. スクリプティング・サポート 1.5. プログラミング・ファイルの改訂履歴の生成
1.2. セカンダリー・プログラミング・ファイルを生成する x
1.2.1. セカンダリー・プログラミング・ファイルの生成（プログラミング・ファイル・ジェネレーター） 1.2.2. セカンダリー・プログラミング・ファイルの生成（Convert Programming File ダイアログボックス） 1.2.3. パーシャル・リコンフィグレーション用のプログラミング・ファイルの生成
1.2.1. セカンダリー・プログラミング・ファイルの生成（プログラミング・ファイル・ジェネレーター） x
1.2.1.1. セカンダリー・プログラミング・ファイル（プログラミング・ファイル・ジェネレーター） 1.2.1.2. コンフィグレーション・モード（プログラミング・ファイル・ジェネレーター）
1.2.2. セカンダリー・プログラミング・ファイルの生成（Convert Programming File ダイアログボックス） x
1.2.2.1. セカンダリー・プログラミング・ファイル（プログラミング・ファイルの変換） 1.2.2.2. コンフィグレーション・モード（プログラミング・ファイルの変換）　 1.2.2.3. コンフィグレーションのデバッグ
1.2.3. パーシャル・リコンフィグレーション用のプログラミング・ファイルの生成 x
1.2.3.1. PRビットストリーム・ファイルの生成 1.2.3.2. パーシャル・リコンフィグレーション・ビットストリームの互換性チェック 1.2.3.3. Raw Binary Programming Fileのバイトシーケンス伝送の例 1.2.3.4. 複数の.pmsfファイルからマージされた.pmsfファイルを生成する　
1.3. ビットストリーム・ファイルの圧縮とセキュリティーの有効化 x
1.3.1. ビットストリーム暗号化または共同署名の有効化（プログラミング・ファイル・ジェネレーター） 1.3.2. ビットストリームの圧縮または暗号化の有効化（Convert Programming Fileダイアログボックス）
1.4. スクリプティング・サポート x
1.4.1. quartus_pfgのコマンド・ライン・ツール 1.4.2. quartus_cpfのコマンドライン・ツール
1.4.2. quartus_cpfのコマンドライン・ツール x
1.4.2.1. マスク設定ファイルとSRAMオブジェクトファイルを使用した部分マスクSRAMオブジェクトファイルの生成　　
2. インテル FPGAデバイスのプログラミング x
2.1. インテル® Quartus® Prime のプログラマー 2.2. スタンドアロンのプログラマー 2.3. プログラミングおよびコンフィグレーション・モード　 2.4. 基本的なデバイス・コンフィグレーション手順　 2.5. プログラミング・ハードウェア・セットアップの指定　 2.6. フラッシュローダーを使用したプログラミング　 2.7. プロジェクト・ハッシュを使用したプログラミング・ファイル・ソースを検証する 2.8. PRビットストリーム・セキュリティー検証の使用（ インテル® Stratix® 10デザイン） 2.9. プログラマー設定リファレンス　 2.10. スクリプティング・サポート 2.11. インテル®FPGAデバイスのプログラミングの改訂履歴 2.12. ドキュメントのアーカイブ
2.2. スタンドアロンのプログラマー x
2.2.1. スタンドアロンのプログラマーのメモリー消費　
2.5. プログラミング・ハードウェア・セットアップの指定　 x
2.5.1. JTAG Chain Debuggerツール 2.5.2. 不明なデバイスの詳細の編集　 2.5.3. LinuxでのJTAGデーモンの実行　
2.6. フラッシュローダーを使用したプログラミング　 x
2.6.1. フラッシュ・パーティションの指定 2.6.2. コンフィグレーション・フラッシュ・メモリーのセクター
2.7. プロジェクト・ハッシュを使用したプログラミング・ファイル・ソースを検証する x
2.7.1. インテル® Arria® 10デバイスのプロジェクトハッシュの取得
2.9. プログラマー設定リファレンス　 x
2.9.1. Device and Pin Optionsダイアログボックス 2.9.2. 入力ファイルのタブの設定（プログラミング・ファイル・ジェネレーター） 2.9.3. 出力ファイルタブの設定（プログラミング・ファイル・ジェネレーター） 2.9.4. コンフィグレーション・デバイスタブの設定（プログラミング・ファイル・ジェネレーター） 2.9.5. Add Partitionダイアログボックス（プログラミング・ファイル・ジェネレーター） 2.9.6. ビットストリームの圧縮、認証、および暗号化の設定（プログラミング・ファイル・ジェネレーター） 2.9.7. Convert Programming Filesダイアログボックス 2.9.8. 圧縮と暗号化の設定（プログラミング・ファイルの変換） 2.9.9. SOF Data Propertiesダイアログボックス (Convert Programming File) 2.9.10. デバイス選択 (フラッシュローダー) ダイアログボックス　
2.10. スクリプティング・サポート x
2.10.1. jtagconfigデバッグツール　
1. デバイスのプログラミング・ファイルを生成する
2. インテル FPGAデバイスのプログラミング
A. インテル® Quartus® Primeプロ・エディションユーザーガイド

2.9.5. Add Partitionダイアログボックス（プログラミング・ファイル・ジェネレーター）

Programming File Generatorで開くにはConfiguration Deviceタブをクリックし、リストからデバイスを選択して、Add Partitionをクリックします。

新しいパーティションの属性を指定できます。次の設定を使用できます。　

表 28.  Add Partitionダイアログボックスの設定
設定 変更内容
Name パーティションに付ける名前。　
Input file フラッシュ・パーティションにプログラムする入力ファイル。
Page

コンフィグレーション・デバイスは、ページと呼ばれるフラッシュメモリーに複数のコンフィグレーション・ビットストリームを保存できます。 CFIコンフィグレーション・デバイスは、最大8つのコンフィグレーション・ビットストリームを保存できます。 インテル® Stratix® 10デバイスは、工場出荷時のイメージを含む最大4つのコンフィグレーション・ビットストリームを保存できます。

インテル® Stratix® 10デバイスでは、リモート・システム・アップデート機能がイネーブルすると、 Pageはパリティーを表します。

Address Mode オプションは次のとおりです。
  • Auto—データを保存するためにフラッシュデバイスにブロックを自動的に割り当てます。
  • Block—フラッシュ・パーティションの開始アドレスと終了アドレスを指定します。
  • Start—パーティションの開始アドレスを指定します。このツールは、入力データサイズに基づいてパーティションの終了アドレスを割り当てます。
Start Address パーティションの開始アドレスを指定します。 Address ModeがBlockまたはStartの場合にのみイネーブルされます。
End Address パーティションの終了アドレスを指定します。 Address ModeがBlockの場合のみ有効です。
レベル 2 の表題