リモート・アップデートのインテル®FPGA IPユーザーガイド

ダウンロード PDF
ID 683695
日付 7/13/2021
Public
ドキュメント目次
ドキュメント目次 x
1. リモート・アップデートのインテル®FPGA IPユーザーガイド
1. リモート・アップデートのインテル®FPGA IPユーザーガイド x
1.1. リモート・アップデートの Intel® FPGA IPコアでのAvalon®-MM 1.2. インテルArria 10およびインテルCyclone® 10 GXデバイス 1.3. Arria II、 Arria V、 Cyclone V、 Stratix IV、および Stratix Vデバイス 1.4. Cyclone IVおよびインテルCyclone 10 LPデバイス 1.5. フラッシュ・メモリー・プログラミング・ファイル 1.6. デザイン・サンプル 1.7. リモート・アップデート の Intel® FPGA IP ユーザーガイドアーカイブ 1.8. リモート・アップデートの Intel® FPGA IPユーザーガイドの改訂履歴
1.2. インテルArria 10およびインテルCyclone® 10 GXデバイス x
1.2.1. リモート・システム・コンフィギュレーション・モード 1.2.2. リモート・システム・コンフィグレーション・コンポーネント 1.2.3. パラメーター設定 1.2.4. ポート 1.2.5. パラメーター 1.2.6. Avalon-MM インターフェイス 1.2.7. 専用リモート・システム・アップグレード回路 1.2.8. 初期RSUイメージの生成
1.2.1. リモート・システム・コンフィギュレーション・モード x
1.2.1.1. リモート・システム・アップグレード・ステート・マシン
1.2.1.1. リモート・システム・アップグレード・ステート・マシン x
1.2.1.1.1. 工場からアプリケーション・イメージへの切り替え、または初期アプリケーション・イメージから他のアプリケーション・イメージへの切り替え
1.2.6. Avalon-MM インターフェイス x
1.2.6.1. コントロール・ステータス・レジスター信号 1.2.6.2. レジスターマップ
1.2.6.1. コントロール・ステータス・レジスター信号 x
1.2.6.1.1. コントロール・ステータスレジスター書き込み動作 1.2.6.1.2. コントロール・ステータス・レジスターの読み出し操作 1.2.6.1.3. 動作例波形
1.3. Arria II、 Arria V、 Cyclone V、 Stratix IV、および Stratix Vデバイス x
1.3.1. リモート・システム・コンフィギュレーション・モード 1.3.2. リモート・システム・コンフィグレーション・コンポーネント 1.3.3. パラメーター設定 1.3.4. ポート 1.3.5. パラメーター 1.3.6. Avalon-MM インターフェイス 1.3.7. 専用リモート・システム・アップグレード回路
1.3.6. Avalon-MM インターフェイス x
1.3.6.1. コントロール・ステータス・レジスター信号 1.3.6.2. レジスターマップ
1.3.6.1. コントロール・ステータス・レジスター信号 x
1.3.6.1.1. コントロール・ステータスレジスター書き込み動作 1.3.6.1.2. コントロール・ステータスレジスターの読み出し操作
1.4. Cyclone IVおよびインテルCyclone 10 LPデバイス x
1.4.1. リモート・システム・コンフィギュレーション・モード 1.4.2. リモート・システム・コンフィグレーション・コンポーネント 1.4.3. パラメーター設定 1.4.4. ポート 1.4.5. パラメーター 1.4.6. リモート・アップデート動作 1.4.7. Avalon-MM インターフェイス 1.4.8. 専用リモート・システム・アップグレード回路
1.4.7. Avalon-MM インターフェイス x
1.4.7.1. コントロール・ステータスレジスター(CSR) 1.4.7.2. レジスターマップ 1.4.7.3. ソースマッピングの読み出し
1.4.7.1. コントロール・ステータスレジスター(CSR) x
1.4.7.1.1. コントロール・ステータス・レジスター書き込み動作 1.4.7.1.2. コントロール・ステータス・レジスターの読み取り操作
1.6. デザイン・サンプル x
1.6.1. インテルArria 10リモート・アップデートのデザイン例 1.6.2. Cyclone Vリモート・アップデートのデザイン例
1. リモート・アップデートのインテル®FPGA IPユーザーガイド

1.4.7.1. コントロール・ステータスレジスター(CSR)

表 19.   Cyclone® IV と インテル® Cyclone® 10 LP デバイスのでのリモート・アップデート Intel® FPGA IPコア Avalon® -MMコントロール・ステータスレジスター信号
レジスター名 幅 入力/出力 説明
clk 1 入力 クロック入力
reset 1 入力 リセット入力
avl_csr_address 3 入力 アドレスバス。
avl_csr_read 1 入力 ライト・トランザクションを実行します。
avl_csr_write 1 入力 ライト・トランザクションを実行します。
avl_csr_readdata 32 出力 UFMからのデータの読み出し
avl_csr_readdata_valid 1 出力 読み出しデータが有効の場合アサートします。
avl_csr_writedata 32 入力 UFM へのデータの書き込み
avl_csr_waitrequest 1 出力 Waitrequest信号がHighの場合、コアがビジーであることを示します。
レベル 2 の表題