リモート・アップデートのインテル®FPGA IPユーザーガイド

ダウンロード PDF
ID 683695
日付 7/13/2021
Public
ドキュメント目次
ドキュメント目次 x
1. リモート・アップデートのインテル®FPGA IPユーザーガイド
1. リモート・アップデートのインテル®FPGA IPユーザーガイド x
1.1. リモート・アップデートの Intel® FPGA IPコアでのAvalon®-MM 1.2. インテルArria 10およびインテルCyclone® 10 GXデバイス 1.3. Arria II、 Arria V、 Cyclone V、 Stratix IV、および Stratix Vデバイス 1.4. Cyclone IVおよびインテルCyclone 10 LPデバイス 1.5. フラッシュ・メモリー・プログラミング・ファイル 1.6. デザイン・サンプル 1.7. リモート・アップデート の Intel® FPGA IP ユーザーガイドアーカイブ 1.8. リモート・アップデートの Intel® FPGA IPユーザーガイドの改訂履歴
1.2. インテルArria 10およびインテルCyclone® 10 GXデバイス x
1.2.1. リモート・システム・コンフィギュレーション・モード 1.2.2. リモート・システム・コンフィグレーション・コンポーネント 1.2.3. パラメーター設定 1.2.4. ポート 1.2.5. パラメーター 1.2.6. Avalon-MM インターフェイス 1.2.7. 専用リモート・システム・アップグレード回路 1.2.8. 初期RSUイメージの生成
1.2.1. リモート・システム・コンフィギュレーション・モード x
1.2.1.1. リモート・システム・アップグレード・ステート・マシン
1.2.1.1. リモート・システム・アップグレード・ステート・マシン x
1.2.1.1.1. 工場からアプリケーション・イメージへの切り替え、または初期アプリケーション・イメージから他のアプリケーション・イメージへの切り替え
1.2.6. Avalon-MM インターフェイス x
1.2.6.1. コントロール・ステータス・レジスター信号 1.2.6.2. レジスターマップ
1.2.6.1. コントロール・ステータス・レジスター信号 x
1.2.6.1.1. コントロール・ステータスレジスター書き込み動作 1.2.6.1.2. コントロール・ステータス・レジスターの読み出し操作 1.2.6.1.3. 動作例波形
1.3. Arria II、 Arria V、 Cyclone V、 Stratix IV、および Stratix Vデバイス x
1.3.1. リモート・システム・コンフィギュレーション・モード 1.3.2. リモート・システム・コンフィグレーション・コンポーネント 1.3.3. パラメーター設定 1.3.4. ポート 1.3.5. パラメーター 1.3.6. Avalon-MM インターフェイス 1.3.7. 専用リモート・システム・アップグレード回路
1.3.6. Avalon-MM インターフェイス x
1.3.6.1. コントロール・ステータス・レジスター信号 1.3.6.2. レジスターマップ
1.3.6.1. コントロール・ステータス・レジスター信号 x
1.3.6.1.1. コントロール・ステータスレジスター書き込み動作 1.3.6.1.2. コントロール・ステータスレジスターの読み出し操作
1.4. Cyclone IVおよびインテルCyclone 10 LPデバイス x
1.4.1. リモート・システム・コンフィギュレーション・モード 1.4.2. リモート・システム・コンフィグレーション・コンポーネント 1.4.3. パラメーター設定 1.4.4. ポート 1.4.5. パラメーター 1.4.6. リモート・アップデート動作 1.4.7. Avalon-MM インターフェイス 1.4.8. 専用リモート・システム・アップグレード回路
1.4.7. Avalon-MM インターフェイス x
1.4.7.1. コントロール・ステータスレジスター(CSR) 1.4.7.2. レジスターマップ 1.4.7.3. ソースマッピングの読み出し
1.4.7.1. コントロール・ステータスレジスター(CSR) x
1.4.7.1.1. コントロール・ステータス・レジスター書き込み動作 1.4.7.1.2. コントロール・ステータス・レジスターの読み取り操作
1.6. デザイン・サンプル x
1.6.1. インテルArria 10リモート・アップデートのデザイン例 1.6.2. Cyclone Vリモート・アップデートのデザイン例
1. リモート・アップデートのインテル®FPGA IPユーザーガイド

1.3.3. パラメーター設定

表 8.   Arria® II、 Arria® V、 Cyclone® V、 Stratix® IV、および Stratix® V デバイスのリモート・アップデート の Intel® FPGA IPコア・パラメーター
GUI名 値 説明
Which operation mode will you be using? REMOTE コンフィグレーション・モードを指定します。
Which configuration device will you be using?
  • EPCS device
  • EPCQ device
 使用しているコンフィグレーション・デバイスを選択します。
Add support for writing configuration parameters — コンフィグレーション・パラメーターを書き込む必要がある場合、これをイネーブルします。
Avalonインターフェイスのサポートを追加します 1 — Avalonインターフェースを使用している場合は、これを有効にします。
Enable reconfig POF checking — .pof checkingをイネーブルすることを可能にします。これにより、リモート・アップデート・ブロックはアプリケーション・コンフィグレーション・イメージがロードされる前にこのイメージの存在を検証することができます。このパラメーターをオンにすると、リモート・アップデートIP コアは.pofをチェックし、reconfig信号を送信します。このオプションは、デフォルトではディスエーブルです。

POFチェック機能は、イメージがロードされる前に、アプリケーション・コンフィグレーション・イメージの存在を検出して検証します。無効なアプリケーションコンフィギュレーションイメージをロードすると、システム障害など、FPGAの予期しない動作が発生する可能性があります。無効なアプリケーション・コンフィグレーション・イメージの例は次のとおりです。

  • 部分的にプログラムされたアプリケーション・イメージ
  • 空白のアプリケーション・イメージ
  • 間違った開始アドレスが割り当てられたアプリケーション・イメージ
有効にすると、POFチェック機能は、セクションのCRCを計算することによってアプリケーション・イメージのヘッダーセクションのみをチェックします。
  • ヘッダーセクションが無効な場合、リモート・アップデート Intel® FPGA IP リコンフィグレーションをトリガーせず、アサートします pof_error 信号。
  • ヘッダーセクションが有効であるが、破損がイメージの別の部分に表示される場合、IPはアプリケーション・イメージのリコンフィグレーションをトリガーします。 CRCの不一致が原因でリコンフィグレーションが失敗し、 nSTATUS 信号がアサートされます。次に、IPはファクトリー・イメージをロードします。
1 StratixIIデバイスでは使用できません。
レベル 2 の表題