ジェネリック・フラッシュ・プログラマー・ユーザーガイド: インテル® Quartus® Primeプロ・エディション

ダウンロード PDF
ID 683495
日付 12/23/2019
Public
ドキュメント目次
ドキュメント目次 x
1. ジェネリック・フラッシュ・プログラマー・ユーザーガイド インテル® Quartus® Primeプロ・エディション
1. ジェネリック・フラッシュ・プログラマー・ユーザーガイド インテル® Quartus® Primeプロ・エディション x
1.1. サポートされているデバイスおよびコンフィグレーション方法 1.2. Quad SPIフラッシュのバイト・アドレッシング 1.3. ジェネリック・フラッシュ・プログラマーの動作 1.4. ジェネリック・フラッシュ・プログラマー・フローのテンプレート (インテルStratix 10デバイス) 1.5. ジェネリック・フラッシュ・プログラマー・フローのテンプレート (インテルArria 10およびインテルCyclone 10 GX) 1.6. ジェネリック・フラッシュ・プログラマーの設定のリファレンス 1.7. ジェネリック・フラッシュ・プログラマー・ユーザーガイドの改訂履歴 1.8. ジェネリック・フラッシュ・プログラマー・ドキュメント・アーカイブ
1.3. ジェネリック・フラッシュ・プログラマーの動作 x
1.3.1. ジェネリック・フラッシュ・プログラミング (Programming File Generator) 1.3.2. ジェネリック・フラッシュ・プログラミング (Convert Programming Fileダイアログボックス)
1.3.1. ジェネリック・フラッシュ・プログラミング (Programming File Generator) x
1.3.1.1. ステップ1 : プライマリー・デバイス・プログラミング・ファイルの生成 1.3.1.2. ステップ2 : セカンダリー・プログラミング・ファイルの生成 (Programming File Generator) 1.3.1.3. ステップ3 : フラッシュ・メモリー・デバイスのプログラム
1.3.1.2. ステップ2 : セカンダリー・プログラミング・ファイルの生成 (Programming File Generator) x
1.3.1.2.1. ビットストリーム認証のイネーブル (Programming File Generator) 1.3.1.2.2. ビットストリーム暗号化のイネーブル (Programming File Generator) 1.3.1.2.3. 新しいフラッシュ・メモリー・コンフィグレーション・デバイスの定義
1.3.1.2.1. ビットストリーム認証のイネーブル (Programming File Generator) x
1.3.1.2.1.1. 追加の物理的なセキュリティー設定の指定 (Programming File Generator)
1.3.2. ジェネリック・フラッシュ・プログラミング (Convert Programming Fileダイアログボックス) x
1.3.2.1. ステップ1 : プライマリー・デバイス・プログラミング・ファイルの生成 1.3.2.2. ステップ2 : セカンダリー・プログラミング・ファイルの生成 (Convert Programming File) 1.3.2.3. ステップ3 : フラッシュ・メモリー・デバイスのプログラム 1.3.2.4. フラッシュ・メモリー・セクターの完全消去
1.3.2.2. ステップ2 : セカンダリー・プログラミング・ファイルの生成 (Convert Programming File) x
1.3.2.2.1. インテル® Arria® 10およびインテルCyclone 10 GXデバイスのビットストリームの暗号化または圧縮のイネーブル 1.3.2.2.2. 新しいフラッシュ・メモリー・デバイスの定義 1.3.2.2.3. プログラミング・フローの変更
1.4. ジェネリック・フラッシュ・プログラマー・フローのテンプレート (インテルStratix 10デバイス) x
1.4.1. Initializationフローのテンプレート (インテルStratix 10デバイス) 1.4.2. Programフローのテンプレート (インテルStratix 10デバイス) 1.4.3. Eraseフローのテンプレート (インテルStratix 10デバイス) 1.4.4. Verify/Blank-Check/Examineフローのテンプレート (インテルStratix 10デバイス) 1.4.5. Terminationフローのテンプレート (インテルStratix 10デバイス)
1.5. ジェネリック・フラッシュ・プログラマー・フローのテンプレート (インテルArria 10およびインテルCyclone 10 GX) x
1.5.1. Initializationフローのテンプレート (インテルArria 10およびインテルCyclone 10 GX) 1.5.2. Programフローのテンプレート (インテルArria 10およびインテルCyclone 10 GX) 1.5.3. Eraseフローのテンプレート (インテルArria 10およびインテルCyclone 10 GX) 1.5.4. Verify/Blank-Check/Examineフローのテンプレート (インテルArria 10およびインテルCyclone 10 GX) 1.5.5. Terminationフローのテンプレート (インテルArria 10およびインテルCyclone 10 GX) 1.5.6. プログラミング・フローのアクションのプロパティー
1.6. ジェネリック・フラッシュ・プログラマーの設定のリファレンス x
1.6.1. Device and Pin Options 1.6.2. その他のセキュリティー・オプションのダイアログボックス 1.6.3. 入力ファイルタブの設定 (Programming File Generator) 1.6.4. 出力ファイルタブの設定 (Programming File Generator) 1.6.5. Add Partitionダイアログボックス (Programming File Generator) 1.6.6. ビットストリームの共同署名のセキュリティー設定 (Programming File Generator) 1.6.7. Convert Programming Filesダイアログボックス 1.6.8. 圧縮および暗号化の設定 (Convert Programming File) 1.6.9. SOF Data Propertiesダイアログボックス (Convert Programming File) 1.6.10. デバイス選択 (フラッシュローダー) ダイアログボックス　
1. ジェネリック・フラッシュ・プログラマー・ユーザーガイド インテル® Quartus® Primeプロ・エディション

1.3.1.2.1.1. 追加の物理的なセキュリティー設定の指定 (Programming File Generator)

インテル® Stratix® 10デバイスは、セキュリティーおよびその他のコンフィグレーション設定をeFuseに格納できます。eFuseで追加の物理的なセキュリティー設定をイネーブルして、デバイスのセキュリティー保護のレベルを拡張できます。

追加の物理的なデバイス・セキュリティー設定を指定するには、次の手順を実行します。

  1. Assignments > Device > Device and Pin Options > Securityをクリックします。
  2. Securityタブで、ルートキーとQuartus key file設定用の1つ以上のデザイン署名キーを含むFirst Level Signature Chain .qky ファイルを指定します。
  3. More Optionsボタンをクリックして、次のいずれかを指定します。
    図 10. More Security Optionsダイアログボックス
    表 3.  More Security Optionsダイアログボックスの設定
    オプション 概要 値
    Disable JTAG JTAGコマンドとデバイスのコンフィグレーションをディスエーブルします。この設定により、攻撃モードとしてのJTAGが排除されますが、バウンダリー・スキャン機能も排除されます。
    • Off - 非アクティブ
    • On - 含まれるデザインのワイプまでアクティブ
    • On sticky - 次のPORまでアクティブ
    • On check - 対応する溶断ヒューズのチェック
    Force SDM clock to internal oscillator SDMの外部クロックソースをディスエーブルします。SDMは内部オシレーターを使用する必要があります。コンフィグレーションに外部クロックソースを許可するよりも、内部オシレーターを使用する方が安全です。
    Force encryption key update Encryption update ratioオプションで指定した頻度で暗号化キーを更新する必要があることを指定します。デフォルトの配給値は31：1です。暗号化は、最大20個の中間キーをサポートします。
    Disable virtual eFuses eFuse仮想プログラミング機能をディスエーブルします。
    Lock security eFuses eFuse CRCが計算値と一致しない場合、eFuseが失敗します。
    Disable HPS debug JTAGインターフェイスを介したデバッグをディスエーブルして、HPSにアクセスします。
    Disable encryption key in eFuses デバイスがeFuseに格納されているAESキーを使用できないことを指定します。むしろ、AESキーをBBRAMに格納することにより、セキュリティー・レベルをさらに高めることができます。
    Disable encryption key in BBRAM デバイスがeFuseに格納されているAESキーを使用できないことを指定します。むしろ、AESキーをeFuseに格納することにより、セキュリティー・レベルをさらに高めることができます。
  4. OKをクリックします。
レベル 2 の表題