ジェネリック・フラッシュ・プログラマー・ユーザーガイド: インテル® Quartus® Primeプロ・エディション

ダウンロード PDF
ID 683495
日付 12/23/2019
Public
ドキュメント目次
ドキュメント目次 x
1. ジェネリック・フラッシュ・プログラマー・ユーザーガイド インテル® Quartus® Primeプロ・エディション
1. ジェネリック・フラッシュ・プログラマー・ユーザーガイド インテル® Quartus® Primeプロ・エディション x
1.1. サポートされているデバイスおよびコンフィグレーション方法 1.2. Quad SPIフラッシュのバイト・アドレッシング 1.3. ジェネリック・フラッシュ・プログラマーの動作 1.4. ジェネリック・フラッシュ・プログラマー・フローのテンプレート (インテルStratix 10デバイス) 1.5. ジェネリック・フラッシュ・プログラマー・フローのテンプレート (インテルArria 10およびインテルCyclone 10 GX) 1.6. ジェネリック・フラッシュ・プログラマーの設定のリファレンス 1.7. ジェネリック・フラッシュ・プログラマー・ユーザーガイドの改訂履歴 1.8. ジェネリック・フラッシュ・プログラマー・ドキュメント・アーカイブ
1.3. ジェネリック・フラッシュ・プログラマーの動作 x
1.3.1. ジェネリック・フラッシュ・プログラミング (Programming File Generator) 1.3.2. ジェネリック・フラッシュ・プログラミング (Convert Programming Fileダイアログボックス)
1.3.1. ジェネリック・フラッシュ・プログラミング (Programming File Generator) x
1.3.1.1. ステップ1 : プライマリー・デバイス・プログラミング・ファイルの生成 1.3.1.2. ステップ2 : セカンダリー・プログラミング・ファイルの生成 (Programming File Generator) 1.3.1.3. ステップ3 : フラッシュ・メモリー・デバイスのプログラム
1.3.1.2. ステップ2 : セカンダリー・プログラミング・ファイルの生成 (Programming File Generator) x
1.3.1.2.1. ビットストリーム認証のイネーブル (Programming File Generator) 1.3.1.2.2. ビットストリーム暗号化のイネーブル (Programming File Generator) 1.3.1.2.3. 新しいフラッシュ・メモリー・コンフィグレーション・デバイスの定義
1.3.1.2.1. ビットストリーム認証のイネーブル (Programming File Generator) x
1.3.1.2.1.1. 追加の物理的なセキュリティー設定の指定 (Programming File Generator)
1.3.2. ジェネリック・フラッシュ・プログラミング (Convert Programming Fileダイアログボックス) x
1.3.2.1. ステップ1 : プライマリー・デバイス・プログラミング・ファイルの生成 1.3.2.2. ステップ2 : セカンダリー・プログラミング・ファイルの生成 (Convert Programming File) 1.3.2.3. ステップ3 : フラッシュ・メモリー・デバイスのプログラム 1.3.2.4. フラッシュ・メモリー・セクターの完全消去
1.3.2.2. ステップ2 : セカンダリー・プログラミング・ファイルの生成 (Convert Programming File) x
1.3.2.2.1. インテル® Arria® 10およびインテルCyclone 10 GXデバイスのビットストリームの暗号化または圧縮のイネーブル 1.3.2.2.2. 新しいフラッシュ・メモリー・デバイスの定義 1.3.2.2.3. プログラミング・フローの変更
1.4. ジェネリック・フラッシュ・プログラマー・フローのテンプレート (インテルStratix 10デバイス) x
1.4.1. Initializationフローのテンプレート (インテルStratix 10デバイス) 1.4.2. Programフローのテンプレート (インテルStratix 10デバイス) 1.4.3. Eraseフローのテンプレート (インテルStratix 10デバイス) 1.4.4. Verify/Blank-Check/Examineフローのテンプレート (インテルStratix 10デバイス) 1.4.5. Terminationフローのテンプレート (インテルStratix 10デバイス)
1.5. ジェネリック・フラッシュ・プログラマー・フローのテンプレート (インテルArria 10およびインテルCyclone 10 GX) x
1.5.1. Initializationフローのテンプレート (インテルArria 10およびインテルCyclone 10 GX) 1.5.2. Programフローのテンプレート (インテルArria 10およびインテルCyclone 10 GX) 1.5.3. Eraseフローのテンプレート (インテルArria 10およびインテルCyclone 10 GX) 1.5.4. Verify/Blank-Check/Examineフローのテンプレート (インテルArria 10およびインテルCyclone 10 GX) 1.5.5. Terminationフローのテンプレート (インテルArria 10およびインテルCyclone 10 GX) 1.5.6. プログラミング・フローのアクションのプロパティー
1.6. ジェネリック・フラッシュ・プログラマーの設定のリファレンス x
1.6.1. Device and Pin Options デバイスの一般オプション コンフィグレーション・オプション Configuration PINダイアログボックス 1.6.2. その他のセキュリティー・オプションのダイアログボックス 1.6.3. 入力ファイルタブの設定 (Programming File Generator) 1.6.4. 出力ファイルタブの設定 (Programming File Generator) 1.6.5. Add Partitionダイアログボックス (Programming File Generator) 1.6.6. ビットストリームの共同署名のセキュリティー設定 (Programming File Generator) 1.6.7. Convert Programming Filesダイアログボックス 1.6.8. 圧縮および暗号化の設定 (Convert Programming File) 1.6.9. SOF Data Propertiesダイアログボックス (Convert Programming File) 1.6.10. デバイス選択 (フラッシュローダー) ダイアログボックス　
1. ジェネリック・フラッシュ・プログラマー・ユーザーガイド インテル® Quartus® Primeプロ・エディション

1.6.1. Device and Pin Options

次の表が示すのは、ジェネリック・フラッシュ・プログラマーに影響を与えるDevice & Pin Optionの設定です。アクセスするには、Assignments > Device > Device & Pin Optionsをクリックします。

デバイスの一般オプション

特定のコンフィグレーション・スキームに依存しない基本的なデバイス・コンフィグレーションのオプションを指定できます。この設定にアクセスするには、Assignments > Device > Device and Pin Options > Generalをクリックします。

表 12.  デバイスの一般オプション
オプション 概要
オプション
注: インテル® Stratix® 10デバイスではサポートされていません。
  • Auto-restart configuration after error-データエラーが発生した場合、コンフィグレーション・プロセスを自動的に再起動します。このオプションをオフにすると、エラーが発生した場合に外部からデバイスにコンフィグレーション・プロセスを再起動するよう指示する必要があります。このオプションは、Passive SerialおよびActive Serialコンフィグレーション・スキームで使用可能です。
  • Release clears before tri-states-トライステート・バッファーの出力イネーブル・オーバーライドをリリースする前に、レジスターされたロジックセルおよびI/Oセルのクリア信号をリリースします。このオプションがオフの場合、クリア・オーバーライドがリリースされる前に、出力イネーブル信号がリリースされます。
  • Enable user-supplied start-up clock (CLKUSR)-初期化に CLKUSR ピンのユーザー指定のクロックを使用します。オフにすると、Passive SerialおよびPassive Parallel同期コンフィグレーション・スキームで DCLK ピンに初期化クロックを提供するために、外部回路が必要になります。Passive Parallel非同期コンフィグレーション・スキームでは、デバイスは内部初期化クロックを使用します。
  • Enable device-wide reset (DEV_CLRn)-DEV_CLRn ピンをイネーブルします。これにより、デバイスのすべてのレジスターが外部ソースによってリセットされます。このオプションをオフにすると、デバイスがユーザーモードで動作していて、ユーザーI/Oピンとして使用できる場合、DEV_CLRn ピンはディスエーブルされます。
  • Enable device-wide output enable (DEV_OE)-デバイスがユーザーモードの時に、DEV_OE ピンをイネーブルします。このオプションをオンにすると、チップ上のすべての出力が正常に動作します。ピンがディスエーブルになっている場合、すべての出力はトライステートになります。このオプションをオフにすると、デバイスがユーザーモードで動作していて、ユーザーI/Oピンとして使用できる場合、DEV_OE ピンはディスエーブルされます。
  • Enable INIT_DONE output-INIT_DONE ピンをイネーブルします。これにより、初期化が完了してデバイスがユーザーモードにあるときに、外部から監視することができます。このオプションをオフにすると、デバイスがユーザーモードで動作していて、ユーザーI/Oピンとして使用できる場合、INIT_DONE ピンはディスエーブルされます。
  • Enable JTAG Pin Sharing-JTAGピン共有機能をイネーブルします。JTAGEN ピンがイネーブルされ、ユーザーモードで専用入力ピンになります。JTAGEN ピンがLowの場合、JTAGピン (TDO、TCK、TDI および TMS ピン) はテストピンとして使用できます。JTAGEN ピンがHighの場合、JTAGピンは専用です。このオプションをオフにすると、デバイスがユーザーモードで動作していて、ユーザーI/Oピンとして使用できる場合、JTAGEN ピンはディスエーブルされます。JTAGピンは、専用JTAGピンとして留保されます。
  • Enable nCONFIG, nStatus, and CONF_DONE pins-ユーザーモードで主要なコンフィグレーション・ピンである、nCONFIG、nSTATUS、および CONF_DONE ピンをイネーブルします。このオプションをオフにすると、デバイスがユーザーモードで動作していて、ユーザーI/Oピンとして使用できる場合、nCONFIG、nSTATUS、および CONF_DONE ピンがディスエーブルされます。
  • Enable OCT_DONE-OCT_DONE ピンをイネーブルします。これによって、INIT_DONE ピンのゲーティングを OCT_DONE ピンで行うかどうかを制御します。このオプションをオフにすると、INIT_DONE ピンのゲーティングは OCT_DONE ピンではされません。
  • Enable security bit support-セキュリティー・ビット・サポートをイネーブルします。これにより、デバイス内のデータが取得されて別のデバイスのプログラムに使用されることを防止します。このオプションは、サポートされているデバイスファミリー (MAX® IIおよび MAX® V) に適用されます。
  • Set unused TDS pins to GND-未使用の温度検知ダイオード TSD ピン、TEMPDIODEp および TEMPDIODEn を GND に設定します。デフォルトでは、外部温度検知デバイスへの接続に TSD ピンを使用できます。ただし、ピンが接続されていない場合、手動でピンを GND に接続する必要があります。オンにすると、このオプションは .pin ファイルの情報を更新し、FPGAの動作に影響を与えません。
  • Enable CONFIG_SEL pin-BOOT_SEL ピンをユーザーモードにイネーブルします。このオプションをオフにすると、デバイスがユーザーモードで動作していて、ユーザーI/Oピンとして使用できる場合、BOOT_SEL ピンはディスエーブルされます。
  • Enable nCEO pin-nCEO ピンをイネーブルします。複数のデバイスがプログラムされている場合、このピンは後続デバイスの nCE に接続する必要があります。このオプションをオフにすると、デバイスがユーザーモードで動作していて、ユーザーI/Oピンとして使用できる場合、nCEO ピンがディスエーブルされます。
  • Enable autonomous PCIe HIP mode-ペリフェラルのコンフィグレーション後、デバイスコアのコンフィグレーションが完了する前にPCIe HIPをリリースします。このオプションは、CvPモードがディスエーブルされている場合にのみ有効です。
  • Enable the HPS early release of HPS IO-IOCSRプログラミング後に、HPS共有I/Oバンクをリリースします。
Auto usercode JTAGユーザーコードを設定して、デバイス・プログラミング・ファイルのチェックサム値と一致させます。プログラミング・ファイルは、不揮発性デバイス用の場合は .pof、SRAMベースの場合は .sof です。このオプションをオンにすると、JTAG user codeのオプションは使用できなくなります。
JTAG user code 現在のCompiler設定用に選択されたデバイスの16進数を指定します。JTAGユーザーコードは、オプションレジスターの拡張です。このデータは、JTAG USERCODE 命令で読み出すことができます。Auto usercodeをオンにすると、このオプションは使用できなくなります。
In-system programming clamp state インシステム・プログラミング・クランプ・ステートの割り当てがない使用済みピンに対して、インシステム・プログラミング中にピンが取るステートを指定できます。インシステム・プログラミングでは、未使用のピンと専用入力を常にトライステートにする必要があります。使用済みのピンは、インシステム・プログラミング中にデフォルトでトライステートになり、ボード上の他のデバイスからデバイスを電気的に分離します。ただし、システムの損傷を防止するために、インシステム・プログラミング中に使用するピンのロジックレベルを指定する場合は、次の設定を選択できます。
  • Tri-state - ピンはトライステートです。
  • High - ピンは VCCIO を駆動します。
  • Low - ピンは GND を駆動します。
  • Sample and Sustain-SAMPLE/PRELOAD JTAG命令中にキャプチャされたレベルを駆動します。
Configuration clock source デバイスの初期化のクロックソースを指定します (CONF_DONE 信号がHighになり、INIT_DONE 信号がHighになるまでの期間)。

AS x1またはAS x4コンフィグレーション・モードの場合、Internal OscillatorまたはCLKUSRピンのみを選択できます。DCLK ピンは、ASモードではディスエーブルのオプションです。14 nmデバイスファミリーでは、Internal OscillatorまたはOSC_CLK_1ピンのみが使用可能です。

Device initialization clock source デバイスの初期化のクロックソースを指定します (CONF_DONE 信号がHighになり、INIT_DONE 信号がHighになるまでの期間)。

AS x1またはAS x4コンフィグレーション・モードの場合、Internal OscillatorまたはCLKUSRピンのみを選択できます。DCLK ピンは、ASモードではディスエーブルのオプションです。14 nmデバイスファミリーでは、Internal OscillatorまたはOSC_CLK_1ピンのみが使用可能です。

コンフィグレーション・オプション

コンフィグレーション・スキーム、コンフィグレーション・デバイスとピンのオプション、シリアル・クロック・ソース、およびプログラミング・ビットストリームを使用した後続のデバイス・コンフィグレーション用のその他のオプションを指定できます。この設定にアクセスするには、Assignments > Device > Device and Pin Options > Configurationをクリックします。ディスエーブルされているオプションは、現在のデバイスまたはコンフィグレーション・モードでは使用できません。

表 13.  コンフィグレーション・オプション
オプション 概要
Configuration scheme Active Serial x4など、適切なプライマリーおよびセカンダリー・プログラミング・ファイルを生成するためのコンフィグレーション・スキームを指定します。現在のConfiguration Schemeに適したオプションのみが使用可能です。
Configuration Device コンフィグレーション・データを格納およびロードする外部コンフィグレーション・デバイスのオプションを指定できます。
  • Configuration device I/O voltage-コンフィグレーション・ピンのVCCIO電圧の指定をターゲットデバイスの現在のコンフィグレーション・スキームに対して行います。このオプションは、サポートされているデバイスファミリーで使用できます。
  • Force VCCIO voltage to be compatible with configuration I/O voltage-コンフィグレーション・ピンのVCCIO電圧をコンフィグレーション・デバイスのI/O電圧と強制的に同じにします。このオプションをオフにすると、コンフィグレーション・ピンのVCCIO電圧は、コンフィグレーション・ピンを含むI/Oバンクで使用されるI/O規格によって異なる場合があります。このオプションは、サポートされているデバイスファミリーで使用できます。
Configuration Pin Options 特定のデバイス・コンフィグレーション・ピンの動作をイネーブルまたはディスエーブルをステータス・モニタリング、SEUエラー検出、CvP、およびその他のコンフィグレーション・ピンのオプションに対して行います。
Generate compressed bitstreams 圧縮されたビットストリームを生成し、ターゲットデバイスでビットストリームの圧縮解除をイネーブルします。
Active serial clock source Active Serialプログラミングのコンフィグレーション・クロック・ソースを指定します。オプションの範囲は12.5 MHzから100 MHzです。
VID Operation Mode 選択した動作モードでターゲットデバイスの電圧識別ロジックをイネーブルします。使用可能なオプションは、PMBus MasterまたはPMBus Slaveです。
HPS/FPGA configuration order ハード・プロセッサー・システム (HPS) コンフィグレーションの場合、HPSとFPGA間のコンフィグレーションの順序を指定します。オプションは、HPS First、After INIT_DONE、およびWhen requested by FPGAです。
HPS debug access port
  • Disabled - HPS JTAGはイネーブルされていません。
  • HPS Pins - HPS JTAGはHPS専用I/Oに配線されます。
  • SDM Pins - HPS JTAGはFPGA JTAGにチェーンされています。
Disable Register Power-Up Initialization Assemblerがレジスターのパワーアップ初期化でビットストリームを生成するかどうかを指定します。
表 14.  Assemblerのセキュリティー設定 インテル® Stratix® 10デバイスで、プログラミング・ビットストリーム認証、暗号化、スクランブル、およびその他のeFuse対応セキュリティー・オプションの設定を指定します。この設定にアクセスするには、Assignments > Device > Device and Pin Options > Securityをクリックします。ディスエーブルのオプションは、現在のデバイスまたはコンフィグレーション・モードでは使用できません。
オプション 概要
Quartus Key File 生成するFirst Level Signature Chainファイル (.qky) を指定します。このチェーンには、ルートキー (.pem) と、1つ以上のデザイン署名キー (.pem) が含まれます。このデザイン署名キー (.pem) は、ビットストリームに署名し、認証または暗号化を使用する際にFPGAへのアクセスを許可するために必要です。
Encryption key storage select .qek キーファイルを格納する場所を指定します。格納には、Battery Backup RAMまたはeFusesを選択します。
Encryption update ratio ビットストリームの復号化に必要なキーの更新回数と比較したコンフィグレーション・ビットの比率を指定します。31:1 (キーは31ビットごとに1回変更が必要) または Disabled (更新は不要) を選択できます。暗号化は、最大20個の中間キーをサポートします。
Enable scrambling コンフィグレーション・ビットストリームをスクランブルします。
More Options 追加の物理的なセキュリティー・オプションを指定するには、More Security Optionsダイアログボックスを開きます。

Configuration PINダイアログボックス

インテル® Stratix® 10デバイスで、特定のコンフィグレーション・ピンをイネーブルまたはディスエーブルすることができます。例えば、CvP_CONFDONE ピンをイネーブルすることができます。これは、デバイスがConfiguration via Protocolモードでコア・プログラミングを終了したことを示します。この設定にアクセスするには、Assignments > Device > Device and Pin Options > Configuration Pin Optionsをクリックします。ディスエーブルのオプションは、現在のデバイスまたはコンフィグレーション・モードでは使用できません。

表 15.  Configuration PINダイアログボックス
オプション 値 概要
USE PWRMGT_SCL output SDM_1O0 SDM_IO14

これは、VID動作モードがPMBus MasterモードまたはPMBus Slaveモードの場合の電源管理に必要なPMBusインターフェイスです。

非SmartVIDデバイスの場合、このピンをディスエーブルします。

インテルは、この機能に SDM_IO14 ピンを使用することをお勧めします。

Use PWRMGT_SDA output SDM_1O11| SDM_1O12|SDM_1O16

これは、VID動作モードがPMBus MasterモードまたはPMBus Slaveモードの場合の電源管理に必要なPMBusインターフェイスです。

非SmartVIDデバイスの場合、このピンをディスエーブルします。

インテルは、この機能に SDM_IO11 ピンを使用することをお勧めします。

Use PWRMGT_ALERT output SDM_1O0|SDM_1O12

これは、PMBus Slaveモードの場合でのみ使用される電源管理に必要なPMBusインターフェイスです。

非SmartVIDデバイスの場合、このピンをディスエーブルします。

インテルは、この機能に SDM_IO12 ピンを使用することをお勧めします。

USE CONF_DONE output SDM_100, SDM_1010 - SDM_1016 適切なコンフィグレーション・ピン・リソースを使用して CONF_DONE を実装します。
USE INIT_DONE output SDM_100, SDM_1010 - SDM_1016 INIT_DONE ピンをイネーブルします。これにより、初期化が完了し、デバイスがユーザーモードになっていることを外部から監視できます。このオプションをオフにすると、デバイスがユーザーモードで動作していて、ユーザーI/Oピンとして使用できる場合、INIT_DONE ピンがディスエーブルされます。
USE CVPCONF_DONE output SDM_100, SDM_1010 - SDM_1016 CVP_CONFDONE ピンをイネーブルします。これは、デバイスがConfiguration via Protocolモードでコア・プログラミングを終了したことを示します。このオプションをオフにすると、デバイスがユーザーモードで動作していて、ユーザーI/Oピンとして使用できる場合、CVP_CONFDONE ピンがディスエーブルされます。
USE SEU_ERROR output SDM_100, SDM_1010 - SDM_1016 シングルイベントのアップセット・エラー検出で使用する SEU_ERROR ピンをイネーブルします。
USE UIB CATTRIP output SDM_100, SDM_1010 - SDM_1016 UIB_CATTRIP 出力をイネーブルして、UIBの使用に起因する極端な過熱調整を示します。
USE HPS cold nreset SDM_100, SDM_1010 - SDM_1016 HPSのみをコールドリセットし、双方向動作用にコンフィグレーションされたオプションのリセット入力です。
Direct to factory image SDM_100, SDM_1010 - SDM_1016 このピンがアサートされた場合、デバイスは起動後にアプリケーション・イメージをロードせずに、最初のイメージとしてファクトリー・イメージをロードします。
USE DATA LOCK output SDM_100, SDM_1010 - SDM_1016 同じパッケージ内の両方のダイのDIBがデータ転送の準備ができていることを示す出力です。
レベル 2 の表題