Mailbox Client インテル® Stratix® 10 FPGA IP コア・ユーザーガイド

ダウンロード PDF
ID 683290
日付 4/19/2019
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次
ドキュメント目次 x
1. Mailbox Client インテル® Stratix® 10 FPGA IPコア・ユーザーガイド
1. Mailbox Client インテル® Stratix® 10 FPGA IPコア・ユーザーガイド x
1.1. 機能の説明 1.2. コマンドおよび応答 1.3. Mailbox Client インテル® Stratix® 10 FPGA IP コアの信号 1.4. Mailbox Client インテル® Stratix® 10 FPGA IP コア Avalon® メモリーマップ 1.5. Mailbox Client インテル® Stratix® 10 FPGA IP コアの使用 1.6. Mailbox Client インテル® Stratix® 10 FPGA IP コアの使用例 1.7. Mailbox Client インテル® Stratix® 10 FPGA IP コア・ユーザーガイドの改訂履歴
1.2. コマンドおよび応答 x
1.2.1. 操作コマンド 1.2.2. エラーコードの応答
1.4. Mailbox Client インテル® Stratix® 10 FPGA IP コア Avalon® メモリーマップ x
1.4.1. 割り込みイネーブルレジスター (IER) 1.4.2. 割り込みステータスレジスター
1. Mailbox Client インテル® Stratix® 10 FPGA IPコア・ユーザーガイド

1.4. Mailbox Client インテル® Stratix® 10 FPGA IP コア Avalon® メモリーマップ

表 5.   Mailbox Client インテル® Stratix® 10 FPGA IP コア Avalon® メモリーマップ
オフセット (ワード) R/W 31 1 0
Base + 0 W コマンド
Base + 1 W コマンド最後のワード (eop)
Base + 2 R コマンドFIFOの空きスペース
Base + 3 該当なし 予約済み
Base + 4 該当なし 予約済み
Base + 5 R 応答データ
Base + 6 R 応答FIFOのフィルレベル EOP SOP
Base + 7 R/W 割り込みイネーブルレジスター (IER)
Base + 8 R 割り込みステータスレジスター (ISR)

セクションの内容
割り込みイネーブルレジスター (IER)
割り込みステータスレジスター

レベル 2 の表題