F-Tile Serial Lite IV Intel® FPGA IPデザイン例ユーザーガイド

ダウンロード PDF
ID 683287
日付 12/13/2021
Public
ドキュメント目次
ドキュメント目次 x
1. F-Tile Serial Lite IV Intel® FPGA IPデザイン例ユーザーガイドについて 2. クイック・スタート・ガイド 3. F-Tile Serial Lite IVデザイン例の詳しい説明 4. F-Tile Serial Lite IV Intel® FPGA IPデザイン例ユーザー ガイドのアーカイブ 5. F-Tile Serial Lite IV Intel® FPGA IPデザイン例ユーザーガイドの改訂履歴
2. クイック・スタート・ガイド x
2.1. デザイン例のブロック図 2.2. ハードウェアとソフトウェアの要件 2.3. デザインの生成 2.4. デザインのコンパイルとシミュレーション 2.5. デザインのコンパイルとテスト
2.3. デザインの生成 x
2.3.1. デザイン例のパラメーター 2.3.2. ディレクトリー構造
3. F-Tile Serial Lite IVデザイン例の詳しい説明 x
3.1. 機能 3.2. デザイン例のコンポーネント 3.3. シミュレーション 3.4. ハードウェア・テスト 3.5. エラー処理 3.6. リンク・デバッグ・シーケンス 3.7. F-Tile Serial Lite IV IPツールキット
3.2. デザイン例のコンポーネント x
3.2.1. トラフィック・ジェネレーター 3.2.2. トラフィック・チェッカー 3.2.3. DCFIFO
3.3. シミュレーション x
3.3.1. 基本モードのシミュレーション結果 3.3.2. フルモードのシミュレーション結果
3.7. F-Tile Serial Lite IV IPツールキット x
3.7.1. ツールキットのセットアップと実行 3.7.2. ツールキットGUIの設定
1. F-Tile Serial Lite IV Intel® FPGA IPデザイン例ユーザーガイドについて
2. クイック・スタート・ガイド
3. F-Tile Serial Lite IVデザイン例の詳しい説明
4. F-Tile Serial Lite IV Intel® FPGA IPデザイン例ユーザー ガイドのアーカイブ
5. F-Tile Serial Lite IV Intel® FPGA IPデザイン例ユーザーガイドの改訂履歴

3.4. ハードウェア・テスト

ハードウェアのデザイン例は、ループバック・テストを提供します。ループバック・テスト・モードでは、トラフィック・ジェネレーターはパケットをF-Tile Serial Lite IV TXコアに送信し、ループバックをRXコアに内部的または外部的に送信します。

図 9. ループバック・テスト

システム・コンソール・スクリプトを使用するには ./ed_hwtest/system_console ディレクトリーに移動します。sliv_ftile.tclスクリプトを入手します。システム・コンソール・スクリプトは、統計情報を読み出すための便利なコマンドを提供し、デザインのさまざまな機能を制御できるようにします。

表 10.  ハードウェア・テスト用のシステム・コンソール・コマンド
コマンド 機能
list_jtag ボードに接続されているJTAGマスター・インデックスのリストを表示します。
set_jtag <jtag master_index number> JTAGマスターを選択します。
  • 内部および外部ループバックをイネーブルするには、phy_1/phy_jtag_m JTAGノードのJTAGマスター・インデックス番号を使用します。
    例えば、次のJTAGリストに示されている phy_1/phy_jtag_m JTAGノードのJTAGマスター・インデックスは2です。set_jtag 2 と入力して、JTAGマスター・インデックス2を選択します。次に、内部または外部ループバック・コマンドをイネーブルします。 
    % list_jtag
Available JTAG Masters:
0:    /devices/<JTAG_port>/phy_0/master
1:    /devices/<JTAG_port>/phy_0/demo_jtag_m.master
2:    /device/<JTAG_port>/phy_1/phy_jtag_m.master
  • 内部および外部ループバック以外のコマンドを実行するには、phy_0/demo_jtag_m JTAGノードのJTAGマスター・インデックス番号を使用します。
    例えば、次のJTAGリストに示されている phy_0/demo_jtag_m JTAGノードのJTAGマスター・インデックスは1です。set_jtag 1 と入力して、JTAG マスター・インデックス1を選択します。次に、使用するシステム・コンソール・コマンドを入力します。 
    % list_jtag
Available JTAG Masters:
0:    /devices/<JTAG_port>/phy_0/master
1:    /devices/<JTAG_port>/phy_0/demo_jtag_m.master
2:    /device/<JTAG_port>/phy_1/phy_jtag_m.master
read_error_statistic エラー統計を表示します。
sl4_link_init_int_lpbk <index number> トランシーバー内のTXからRXへの内部シリアル・ループバックをイネーブルし、特定のトランシーバー・キャリブレーション・フローを実行します。
  • 0: 内部シリアル・ループバックをディスエーブルする
  • 1: 内部シリアル・ループバックをイネーブルする
traffic_gen_enable トラフィック・ジェネレーターとチェッカーをイネーブルします。
traffic_gen_disable トラフィック・ジェネレーターとチェッカーをディスエーブルします。
continuous_mode_en TXおよびRXコア (MACおよびPHY) をリセットし、トラフィック・ジェネレーターが連続 (単一の連続データ生成) トラフィック・ストリームを生成できるようにします。
burst_mode_en TXおよびRXコア (MACおよびPHY) をリセットし、トラフィック・ジェネレーターがバースト (複数のバースト・パケット・データ生成) トラフィック・ストリームを生成できるようにします。
crc_err_inject_pulse すべてのレーンのCRCエラー挿入をイネーブルします。
図 10. システムコンソールにおけるハードウェア・デザイン例のテスト結果の例
レベル 2 の表題