F-Tile Serial Lite IV Intel® FPGA IPデザイン例ユーザーガイド

ID 683287
日付 12/13/2021
Public
ドキュメント目次

3.7.2. ツールキットGUIの設定

F-Tile Serial Lite IV IPツールキットは、管理しやすいユーザー・インターフェイスを提供します。
F-Tile Serial Lite IV IPツールキットのユーザー・インターフェイスには、3つのタブがあります。
  • MAC and PHYタブは、ハード化されたカスタムPCSコアおよびMACソフトロジックの両方にさまざまな制御およびステータスレジスター (CSR) を実装します。
  • Traffic Statisticsタブは、Demo Managementモジュールがトラフィック・ジェネレーターとチェッカーをコンフィグレーションするためのさまざまなControl and Status Registers (CSR) を実装します。
  • Helpタブは、リンク初期化の実行後にエラーが発生した場合に、特定のステータスレジスターまたは出力ポートのアサートおよびデアサートに基づいて、次の手順でのトラブルシューティング情報が表示されます。

MAC and PHYタブには、F-Tile Serial Lite IV IPリンクのリンク初期化およびリアルタイムでのステータス監視におけるステップバイステップのガイドが表示されます。

ツールキットは、次の段階を実行した後、F-Tile Serial Lite IV IPリンクに関連するすべての重要なステータスレジスターを継続的に読み出し、表示します。

  1. Assert Full System Resetをクリックして、フル・システム・リセットを実行します。
  2. Link Initializationをクリックして、リンクの初期化を実行します。
  3. Read PCS Statusをクリックして、ハード化されたカスタムPCSおよびMACソフトロジックの両方から、対応するすべてのステータスレジスターおよび出力ポートをポーリングします。
図 15. MAC and PHYタブ
注: ツールキットのユーザー・インターフェイスはダイナミックに変化し、各実行段階を示します。

障害が発生した場合、ツールキットはさまざまなステータスビットに基づいて障害の種類を絞り込みます。これらのステータスビットは、ハード化されたカスタムPCSコアまたはMACソフトロジックからのレジスターバンクまたは出力ポートに基づいています。対応する次の手順のデバッグ情報がHelpタブに表示されます。

図 16. Traffic Statisticsタブ
Traffic Statisticsタブでは、デザイン例のトラフィック・ジェネレーターとチェッカーの両方をユーザー指定のトラフィック・モードで実行するようにコンフィグレーションし、トラフィック統計を読み出すことができます。このタブでトラフィック統計を読み出すこともできます。
図 17. Helpタブ

Helpタブには、MAC and PHYタブのMACおよびPCSステータスから報告されたエラーレジスターまたはステータスレジスターに基づいて、次の手順でのデバッグに役立つ情報が表示されます。