F-Tile Serial Lite IV Intel® FPGA IPデザイン例ユーザーガイド

ID 683287
日付 12/13/2021
Public
ドキュメント目次

3.3. シミュレーション

図 8. インテルAgilex Fタイルデバイスのテストベンチ例 (デュプレックス)

シミュレーション・テスト・ケースは、トラフィック・ジェネレーターからF-Tile Serial Lite IV TXコアへの10,000サンプルワードのストリーミング、およびRXコアへの外部ループバックを示します。ワードは、異なるバーストに分割されるか、または単一のバーストで連続的に転送されます。転送モードは、テストベンチによってランダム化されます。

シミュレーション・テスト・ケースは、次の手順を実行します。
  1. F-Tile Serial Lite IV Intel® FPGA IP、トラフィック・ジェネレーター、およびトラフィック・チェッカーを初期化してコンフィグレーションします。
  2. トラフィック・ジェネレーターがデータを生成し、データ送信を開始します。
  3. リンク・アップ・ステータスとバースト情報を記録して表示します。
  4. トラフィック・チェッカーは受信データを検証し、送信を停止します。
  5. テストベンチは、テスト結果とテスト情報をログに記録して表示します。