インテルのみ表示可能 — GUID: sam1412835896619
Ixiasoft
タイミング・コンポーネント
アルテラGPIO IP コアのタイミング・コンポーネントは、以下の3 つのパスで構成されています。
- I/O インターフェイス・パス：FPGA から外部の受信デバイスへ、また外部の送信デバイスからFPGA へのパスです。
- データとクロックのコア・インターフェイス・パス：I/O からコアへ、またコアからI/O へのパスです。
- 転送パス：ハーフレートDDIO からフルレートDDIO へ、またフルレートDDIO からハーフレートDDIO へのパスです。
注: TimeQuest Timing Analyzer は、DDIO_IN ブロックとDDIO_OUT ブロック内のパスをブラックボックスとして扱います。
図 9. 入力パスのタイミング・コンポーネント
図 10. 出力パスのタイミング・コンポーネント
図 11. 出力イネーブルパスのタイミング・コンポーネント