FPGA ワイヤレス設計
ワイヤレス設計の作成
インテルとインテルのパートナーは、ワイヤレス設計の一般的な課題を解決し、設計サイクルを大幅に短縮するためのさまざまなツールを提供しています。詳細については、ハイレベルデザイン (HLD) ツール、FPGA 開発キット、ドーターカード、デザイン例、および知的財産 (IP) コアをご覧ください。
IP コア
インテルとインテルの第三者の知的財産 (IP) パートナーは、インテル® FPGA 向けに最適化された多様な既製 IP コアを提供しています。
下の表には、このエンドマーケットで利用可能なライセンスおよび非ライセンスの IP ソリューションが示されています。各製品名をクリックすると、仕様や評価情報が表示されます。ライセンスおよび非ライセンス IP は、インテル® Quartus® Prime 開発ソフトウェアにバンドルされていることに注意してください。インテルとインテルのパートナーが提供するその他の IP の詳細については、知的財産とデザイン例をご覧ください。
デザイン例
インテルとインテルのパートナーは、システム設計の一般的な問題への効率的なソリューションとなるデザイン例を開発し、提供しています。
下の表には、このエンドマーケットで利用可能なデザイン例を示します。各製品名をクリックすると、仕様や評価情報が表示されます。インテルとインテルのパートナーによるその他のデザイン例については、デザイン例のページを参照してください。
デザイン例
PCI Express* デザイン例、およびアプリケーション・ノート
次のデザイン例は、最新版の DSP Builder for インテル® FPGA アドバンスト (DSPBA) に掲載されています。
クレストファクターの削減 (CFR)
Blind CFR1
合成可能なチャネルモデル搭載 E バンド・トランシーバー
デジタル・アップコンバーター / デジタル・ダウンコンバーター (DUC/DDC)1
LTE トランスミッター
1 DSPBA バージョン 16.0 で利用可能になります。
その他の、インテル® FPGA 向け DSP Builder の例または参考資料
マルチチャネル・データ・サポートによる CIC 補間フィルター
FIR コンパイラー用の係数リロードのデザイン例 - Verilog
組込みダイレクト・メモリー・アクセスによる高速 FIR の例
データ・アップコンバージョン用のエイリアシングによる多相変調
DSP Builder for インテル® FPGA (高度なブロックセット) を使用した再設定可能なデシメーション・フィルターのデザイン例
開発キット
インテル® FPGA 開発キットは、設計プロセスを簡素化し、市場投入までの時間を短縮する完全で高品質なデザイン環境を提供します。開発キットには、ソフトウェア、デザイン例、ケーブル、プログラミング・ハードウェアが含まれます。
インテルおよびパートナーキットについての詳細は、メインの開発キットのページをご覧ください。
ドーターカード
製品名 |
テクノロジー |
コネクター |
価格 |
プロバイダー |
---|---|---|---|---|
インターフェイス |
HSMC |
140 米ドル |
||
インターフェイス |
HSMC |
55 米ドル |
||
- |
HSMC |
2,800 米ドル |
||
- |
HSMC |
$395 |
||
- |
HSMC |
145 米ドル |