インテル® FPGA 開発ツール
インテルは、インテル® FPGA、CPLD、SoC 向けの各種開発ツールをデザインのあらゆるステージに提供します。ハードウェア・エンジニアとして複雑な FPGA デザインを作成する場合、ソフトウェア開発者としてエンベデッド・プロセッサー用のソフトウェアを作成する場合、デジタル信号処理 (DSP) アルゴリズムをモデリングする場合、システム設計ツールシステム設計に重点的に取り組む場合など、インテルでは場面ごとに役立つツールを用意しています。
インテル® Quartus® Prime 開発ソフトウェア
インテル® Quartus® Prime 開発ソフトウェアは、FPGA、CPLD、そして SoC デザインのすべてのフェーズに対して完全なマルチプラットフォーム・デザイン環境を提供するとともに、 FPGA、CPLD、および SoC に対し高い性能および設計生産性を提供します。
ハイレベルデザイン
インテル® FPGA SDK for OpenCL™ ソフトウェア・テクノロジー
インテル® FPGA SDK for OpenCL™ (Open Computing Language) では、ハイレベルのソフトウェア・フローを使用し、C 言語によって FPGA デザインを作成します。OpenCL および OpenCL ロゴは Apple Inc. の商標であり、Khronos の許可を得て使用しています。
インテル® HLS コンパイラー
インテル® HLS コンパイラーは、アンタイムド (untimed) C++ による入力をもとに、インテル® FPGA に最適化された製品レベル品質の Register Transfer Level (RTL) コードを生成する、高位合成 (HLS) ツールです。
DSP Builder for インテル® FPGA
DSP Builder for インテル® FPGA は、デジタル信号処理 (DSP) アルゴリズムの HDL (ハードウェア記述言語) コードを、インテル® FPGA 上で MathWorks* Simulink* 環境からボタン 1 つで直接生成できるようにする DSP 設計ツールです。
エンベデッド・デザイン
インテル® SoC FPGA エンベデッド開発スイート (SoC EDS)
インテル® SoC FPGA エンベデッド開発スイート (SoC EDS) は、インテル® SoC FPGA デバイスのエンベデッド・ソフトウェア開発用の包括的なツールスイートです。
Nios® II エンベデッド・デザイン・スイート (EDS)
Nios® II エンベデッド・デザイン・スイート (EDS) には、ソフトウェア、デバイスドライバー、ベアメタル・ハードウェア抽象化レイヤー (HAL) ライブラリー、ネットワーク・スタック・ソフトウェア、そしてリアルタイム・オペレーティング・システムの評価バージョンが含まれます。
SoC FPGA 向け組込み Linux
インテル® SoC FPGA 上で Linux を活用することは、デザインの簡素化、開発コストの低減にとどまらず、ソフトウェア品質と生産性の向上を実現します。インテル® SoC FPGA での Linux 環境により、ソフトウェア開発者はより柔軟にカスタマイズを行えるようになります。