インテル® HLS コンパイラー

概要

インテル® HLS コンパイラーは、アンタイムド (untimed) C++ による入力をもとに、インテル® FPGA に最適化された製品レベル品質の Register Transfer Level (RTL) コードを生成する、高位合成ツールです。FPGA ハードウェア・デザインの抽象化レベルを RTL から引き上げることで、検証の時間を短縮します。一般に、C++ で開発されたモデルは RTL よりもはるかに検証が高速になります。

インテル® HLS コンパイラーはインテル® Quartus® Prime 開発ソフトウェアのインストールに含まれています。

今すぐダウンロード

インテル® HLS コンパイラーの導入事例

Horizon Robotics ではインテルと連携して AI アプリケーションを開発しています。3D セマンティック・モデリングと位置推定のピクセルレベルのリアルタイム・セグメンテーションにおいて、インテル® Arria® 10 FPGA とインテル® HLS コンパイラーがどのように活用されているかを紹介します。

機能

インテル® Quartus® Prime 開発ソフトウェア向けインテル® HLS コンパイラー v19.1 には、ハードウェア・プログラマーが C++ を使用して FPGA 開発プロセスを迅速化するための多彩な機能が用意されています。

  • ゴールデン・デザイン・ソースとしてアンタイムド (untimed) ANSI C++ を使用
  • 高位のディレクティブにより複数のアーキテクチャーを素早く探索可能
  • 高位の制約から設計の意図を推察することで、ツールの使用方法を簡素化
  • オリジナルの C++ ソースモデルとの比較による RTL の検証をサポート
  • プラットフォーム・デザイナー (旧 Qsys) を使用したシステム・インテグレーションに対応した、再利用可能な Intellectual Property (IP) を生成
  • ストリーミング、メモリーのマッピング、またはケーブルのインターフェイスの推定をサポート
  • インテル® FPGA 向けのデバイス固有のタイミングによるスケジュール最適化およびテクノロジー・マッピングを実行
  • ソフトウェア・コンパイラー使用モデルと ac_int データ型を含む業界標準をサポート

最新情報


システム・オブ・タスク

「システム・オブ・タスク」は、HLS コンポーネント内でのスレッドレベル並列処理のコーディングに役立ちます。複数ループの並列実行、コンピュート・ブロックの共有、または階層的な HLS システムのデザインにも活用できます。システム・オブ・タスクの起動方法や使い方をビデオで紹介します。

パフォーマンスの向上

デザインにさらなるパフォーマンスを ― v19.1 では新しいプラグマと属性が追加され、インテル® HLS コンパイラーを使用したデザインのパフォーマンスを、より詳細にコントロール可能になりました。強化されたレポート機能が、RTL ピーク性能を最大限に引き出すためのガイドを提供します。新機能「QoR」については、こちらの新しいビデオをご覧ください。

スタートガイド


ドキュメントとサポート


インテル® HLS コンパイラーに関する技術ドキュメント、ビデオ、トレーニング・コースを用意しています。