インテル® HLS コンパイラー

インテル® HLS コンパイラーは、アンタイムド (untimed) C++ による入力をもとに、インテル® FPGA に最適化された製品レベル品質の Register Transfer Level (RTL) コードを生成する、高位合成ツールです。FPGA ハードウェア・デザインの抽象化レベルを RTL から引き上げることで、検証の時間を短縮します。一般に、C++ で開発されたモデルは RTL よりもはるかに検証が高速になります。

最新情報

インテル® Quartus® Prime 開発ソフトウェア v18.0 に伴う最新のインテル ® HLS コンパイラーをリリース

利点

インテル® HLS コンパイラーの詳細については、こちらのビデオをご覧ください。 

  • 高品質デザインソースとしてアンタイムド (untimed) ANSI C++ を使用
  • 高位のディレクティブにより複数のアーキテクチャーを素早く探索可能
  • 高位の制約から設計の意図を推察することで、ツールの使用方法を簡素化
  • オリジナルの C++ ソースモデルとの比較による RTL の検証をサポート
  • プラットフォーム・デザイナー (旧 Qsys) を使用したシステム・インテグレーションに対応した、再利用可能な Intellectual Property (IP) を生成
  • ストリーミング、メモリーのマッピング、またはケーブルのインターフェイスの推定をサポート
  • インテル® FPGA 向けのデバイス固有のタイミングによるスケジュール最適化およびテクノロジー・マッピングを実行
  • ソフトウェア・コンパイラー使用モデルと ac_int データ型を含む業界標準をサポート

ドキュメントとサポート


インテル® HLS コンパイラーに関する技術ドキュメント、ビデオ、トレーニング・コースをご用意しています。