柔軟性、適応性、パフォーマンスのためにデジタル信号処理を革新

AI テンソルで強化された DSP ブロックにより、柔軟性を維持しつつ高いパフォーマンスを実現することで、現在の DSP のニーズを満たし、将来的な AI の課題にシームレスに適応します。

よくある質問

可変精度 DSP ブロックは、コンピューティング・リソースのバランスを正確に取る、電力効率と面積効率に優れたハード化された IP ブロックです。各 DSP ブロックは、独立して構成することも、高スループット処理に合わせてカスケード接続することもできます。

例えば、同じハードウェア上で単精度浮動小数点演算や 2 倍の半精度演算をサポートできます。全部で、同じハードウェアで 6xINT9、2xINT16、1xCINT16、2xINT18x19、1xINT24、1xINT27、2xBfloat16、2xFP16、2xTFP32、または 1xFP32 の演算をサポートします。

テンソルは、データの多次元配列を表すために使用される数学的なオブジェクトです。テンソルは、スカラー (0 次元)、ベクトル (1 次元)、行列 (2 次元) を高次元の配列に一般化します。インテル® FPGA では、単一 DSP ブロックごとに 3 つのテンソルが提供され、それぞれがクロック当たり最大 40 の INT8 演算をサポートします。

AI テンソルを搭載したインテルの DSP には、DSP ブロック内にテンソルが含まれています。DSP ブロック内のロジック・ファブリックの横でテンソルアレイを同じ場所に配置すると、データ転送の必要性やボトルネックが軽減され、配置配線プロセスの課題が軽減されます。