DSP Builder for インテル® FPGAs
概要
機能
使いやすさを向上
- Arria® 10、Stratix® 10、Agilex™ デバイスファミリーのハード化された固定小数点および浮動小数点 DSP ブロックへのプッシュボタン・デザイン移行を実行します。
- Quartus® Prime 開発ソフトウェア、タイミング・アナライザー、プラットフォーム・デザイナー、および Questa*-インテル® FPGA Edition の向けのプロジェクトと検証スクリプトを自動的に生成します。
- Quartus® Prime のコンパイルを必要とせずに、デザインのためのリソース使用率テーブルを生成できます。
デザインの早期成功を支援
- 高位合成の最適化、パイプライン自動挿入 / バランシング、ターゲット・ハードウェアのマッピングの実行。
- 設計者指定のシステムクロック制約を使用して、自動パイプラインと時分割多重化 / 畳込みを制御します。
- 高度に構成可能な FFT、FIR、高度な数学関数にアクセスできます。
- MathWorks MATLAB/Simulink 環境への RTL インポートによるコシミュレーションとコード生成。
- ALU フォールディングで定量データデザインからカスタム演算ロジックユニット (ALU) プロセッサー・アーキテクチャーを構築。
今すぐ開始
インストールに必要な順序:
- Mathworks MATLAB および Simulink。
- Quartus® Prime 開発ソフトウェア。
- DSP Builder for インテル® FPGA。
手順 1
DSP Builder for インテル® FPGA には、MathWorks のソフトウェアが必要です。DSP Builder ライセンスを MATLAB のインストールに追加する方法をご確認ください。
MathWorks に連絡して、30 日間の試用版ソフトウェア・ライセンスを取得してください。
ツールの統合
Simulink (Mathworks)
DSP Builder は、他の Simulink ブロックセットと相互運用可能です。基本の Simulink ブロックセットを使用して、インタラクティブなテストベンチを作成し、DSP Builder デザインの動作と参照結果を比較できます。
Quartus® Prime 開発ソフトウェア
DSP Builder では、パイプライン・レジスタの自動挿入により、高速かつ高性能な DSP データパスを構築できます。その後、Quartus Prime 開発ソフトウェアを使用して、対象の FPGA デバイスの合成と配置 / 配線プロセスを完了します。
プラットフォーム・デザイナー
DSP Builder は、デザインごとにコンジット・インターフェイスとコンポーネントの記述ファイル (hw.tcl) を作成します。DSP Builder は、デザインにインターフェイス・ブロックまたは外部メモリー・ブロックが含まれている場合にのみ、メモリーマップド・インターフェイスを作成します。DSP Builder は、Avalon ストリーミング・インターフェイスを作成することもできます。hw.tcl ファイルは、プラットフォーム・デザイナーで接続するプロセッサー・バスを公開できます。
Questa*-インテル® FPGA Edition ソフトウェア
Questa 実行可能ファイルがパス内にあれば、DSP Builder から Questa シミュレーターを実行できます。自動テストベンチ・フローは、Simulink シミュレーションの結果と、生成された HDL をシミュレートする RTL シミュレーターの出力とを比較できるテストスクリプトを生成して実行します。
サポート
ドキュメント・サポート
詳しくは DSP のドキュメントをお読みください。
ライセンスサポート
インテル® FPGA ライセンス・サポート・センターでライセンスサポート情報を入手してください。
DSP IP コア
利用可能な DSP IP を参照してください。
