DSP Builder for インテル® FPGA

概要

機能

DSP Builder for インテル® FPGA は、高いパフォーマンスと生産性によって DSP デザインの実践を可能にします。以下に主な機能を示します。

  • MathWorks* MATLAB*/Simulink* 環境への RTL インポートによるコシミュレーションとコード生成。
  • ハイレベルな回路図からインテル® FPGA をターゲットに最適化されたローレベル VHDL への移行。
  • 複雑な IEEE 754 単精度浮動小数点など、ベクトル処理を用いた高性能固定小数点 / 浮動小数点デジタル信号処理 (DSP) の実行。
  • インテル® Arria® 10 デバイスおよびインテル® Stratix® 10 デバイスにおけるインテルのハード浮動小数点 DSP ブロックにボタン 1 つでデザインを移行。
  • ALU フォールディングで定量データデザインからカスタム演算ロジックユニット (ALU) プロセッサー・アーキテクチャーを構築。
  • 高位合成の最適化、パイプライン自動挿入 / バランシング、ターゲット・ハードウェアのマッピングの実行。
  • オープンのライブラリーとブロック階層を備えた柔軟な「ホワイトボックス」式高速フーリエ変換 (FFT) ツールキットにより、カスタム FFT アルゴリズムをビルド。
  • 設計者指定のシステムクロック制約を使用した、自動パイプライン化、時分割多重化 / 畳込み、タイミング・クロージャー。
  • 高度な math.h 関数およびマルチチャネル・データへのアクセス。
  • インテル® Quartus® Prime 開発ソフトウェアによるコンパイルなしでの、全デザイン向けリソース利用テーブルの生成。
  • インテル® Quartus® Prime 開発ソフトウェア、タイミング・アナライザー、プラットフォーム・デザイナー (旧 Qsys)、ModelSim* - Intel® FPGA Edition 向けのプロジェクトまたはスクリプトの自動生成。

21.3 の新機能

  • 5G ワイヤレスでの使用を示す例を含む DFT (ディスクリート・フーリエ変換) ブロック。
  • メモリーブロックの読み取りアクセス (RA) 制御により、メモリーへのクロックを停止して消費電力を低減。適切な場合に RA 機能を自動的に使用する FFT IP。
  • 連続 DSP Builder FFT のオーバーヘッド削減。
  • インテル® Cyclone® V 向け DSP Builder プロ・エディションのサポート (インテル® Quartus® Prime スタンダードで生成 RTL をコンパイル)。
  • DSP Builder スタンドアロンをインストールして、DSP Builder モデルの作成およびシミュレーション、RTL の生成 (Quartus 関連の機能は利用不可)。環境変数の設定をして、Quartus を DSP Builder に後で接続。

スタートガイド

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション / スタンダード・エディション対応です。
  • 最新のインテル® Stratix® 10 デバイス、インテル® Arria® 10 デバイス、インテル® Cyclone® 10 GX デバイスでの利用には、プロ・エディションをダウンロードしてください
  • インテル® Arria® 10 デバイス、Stratix® V デバイス、Cyclone® V デバイス、インテル® Cyclone® 10 LP デバイス、インテル® MAX® 10 デバイスでの利用には、スタンダード・エディションをダウンロードしてください
  • 追加で、DSP Builder および MATLAB* のライセンスが必要です。DSP Builder for インテル® FPGA のライセンスはこちらで購入可能です。MATLAB* のライセンスはこちらで購入可能です。
  • 次の順序でインストールする必要があります。
  1. インテル® Quartus® Prime 開発ソフトウェア
  2. MathWorks*
  3. DSP Builder for インテル® FPGA