インテルのみ表示可能 — GUID: sam1395138719077
Ixiasoft
3.1. ガイドライン:VCCIO範囲における検討事項
3.2. ガイドライン: 電圧リファレンスのI/O規格に関する制約
3.3. ガイドライン:LVTTL / LVCMOS入力バッファのクランプ・ダイオードを有効にする
3.4. ガイドライン: LVDSのI/O制約規則に対する準拠
3.5. ガイドライン:I/O制約のルール
3.6. ガイドライン:アナログ-デジタル・コンバータのI/O制約
3.7. ガイドライン: 外部メモリー・インターフェイスのI/Oに関する制約
3.8. ガイドライン:兼用コンフィグレーション・ピン
3.9. ガイドライン: MAX® 10 E144パッケージのクロックおよびデータ入力信号
インテルのみ表示可能 — GUID: sam1395138719077
Ixiasoft
3.4. ガイドライン: LVDSのI/O制約規則に対する準拠
LVDSのアプリケーションでは、I/O制約のピン接続ガイドラインに従い、LVDSトランスミッターの出力ピンでの過度のジッターを防ぎます。これらの規則に違反すると、 Quartus® Prime開発ソフトウェアは重大な警告を生成します。