インテルのみ表示可能 — GUID: eis1395306458675
Ixiasoft
1. MAX® 10エンベデッド・メモリーの概要
2. MAX® 10エンベデッド・メモリーのアーキテクチャーと機能
3. MAX® 10エンベデッド・メモリーのデザイン検討事項
4. RAM: 1-PORT IP コア・リファレンス
5. RAM: 2-PORT IP コア・リファレンス
6. ROM: 1-PORT IPコア・リファレンス
7. ROM: 2-PORT IPコア・リファレンス
8. シフトレジスター(RAMベース)IP コア・リファレンス
9. FIFO IPコア・リファレンス
10. ALTMEMMULT IPコア・リファレンス
11. MAX 10 エンベデッド・メモリー・ユーザーガイドの追加情報
インテルのみ表示可能 — GUID: eis1395306458675
Ixiasoft
2.4.1. ポート幅コンフィグレーション
次の式はポート幅のコンフィグレーションを定義します:メモリーの深さ(ワードの数)× データ入力バスの幅
- ポート幅コンフィグレーション(深さまたは幅のいずれか)が、内部メモリーブロックによってサポート可能な量を超える場合、追加のメモリーブロック(同じタイプのもの)が使用されます。たとえば、M9Kをサポートされるポート幅 512 × 18 を超える 512 × 36 にコンフィグレーションする場合、RAMを実装するにあたって 2 つのM9Kが使用されます。
- サポートされるコンフィグレーションに加えて、メモリーの深さを 2 のべき乗以外に設定することができます。ただし、割り当てられる実際のメモリの深さは変えることができます。この変動は、実装されるリソースのタイプによって異なります。
- メモリーが専用メモリーブロックに実装される場合、メモリーの深さを 2 のべき乗以外へ設定することは、実際のメモリーの深さを反映します。
- 専用メモリーブロックを使用してメモリーを実装する際は、実際のメモリーの深さを確認するにあたってフィッターレポートを参照してください。