2.2.1. サポートされるメモリーの動作モード

MAX 10 エンベデッド・メモリー・ユーザーガイド

ダウンロード PDF

ID 683431

日付 2/21/2017

バージョン current

Public

2.2.1. サポートされるメモリーの動作モード

表 2. M9Kエンベデッド・メモリー・ブロックでサポートされるメモリー動作モード
メモリーの動作モード	関連する IP コア	説明
シングルポートRAM	RAM: 1-PORT IP コア	シングルポート・モードは、単一アドレスからの非同時の読み出しおよび書き込み動作をサポートします。書き込み動作中は、読み取りイネーブル・ポートを使用してRAMの出力ポートの動作を制御します。新しく書き込まれているデータ、あるいはそのアドレスの古いデータのいずれかを表示するには、書き込み動作中に読み取りイネーブルをアクティブにします。直近のアクティブ読み取りイネーブル中に保持していた以前の値を継続して保持するには、読み取りイネーブル・ポートがディアサートされた状態で書き込み動作を実行します。
シンプル・デュアルポートRAM	RAM: 2-PORT IP コア	書き込み動作がポートAで起こり、読み取り動作がポートBで起こる異なる位置に、読み取り動作と書き込み動作を同時に実行することができます。
トゥルー・デュアルポートRAM	RAM: 2-PORT IP コア	2 つのポート動作の任意の組み合わせが実行できます。 2 つの読み取り、2 つの書き込み、または、 2 つの異なるクロック周波数での1つの読み取りと1つの書き込み
シングルポートROM	ROM: 1-PORT IP コア	読み取り動作には1つのアドレスポートのみが使用可能です。メモリーブロックをROMとして使用することができます。 .mif または .hexファイルを使用して、メモリーブロックのROM内容を初期化します。 ROMのアドレスラインはレジスターされます。出力はレジスターすることも、しないことも可能です。 ROMの読み出し動作は、シングルポートRAMコンフィグレーションにおける読み出し動作と同じです。
デュアルポートROM	ROM: 2-PORT IP コア	デュアルポートROMは、シングルポートROMとほぼ同じ機能ポートを有します。この 2 つの相違点は、デュアルポートROMは読み出し動作のための追加のアドレスポートを有することです。メモリーブロックをROMとして使用することができます。 .mifまたは.hexファイルを使用して、メモリーブロックのROM内容を初期化します。 ROMのアドレスラインはレジスターされます。出力はレジスターすることも、しないことも可能です。 ROMの読み出し動作は、シングルポートRAMコンフィグレーションにおける読み出し動作と同じです。
シフトレジスター	シフトレジスター（RAMベース）IP コア	メモリーブロックをシフト・レジスター・ブロックとして使用して、ロジックセルとルーティンリソースを節約することができます。入力データ幅（w）、タップの長さ（m）、およびタップの数（n）によってシフトレジスターの容量(w × m × n)を決定します。より大きなシフトレジスターを実装するためにメモリーブロックをカスケード接続することができます。
FIFO	FIFO IP コア	メモリーブロックを FIFO バッファーとして使用することができます。シングルクロック FIFO（SCFIFO）モードおよびデュアルクロック FIFO（DCFIFO）モードで FIFO IP コアを使用して、デザインにシングルおよびデュアルクロック FIFO バッファーを実装します。クロックドメイン間でデータを転送しているときは、デュアルクロック FIFO バッファーを使用します。 M9Kメモリーブロックは、空の FIFOバッファーからの同時の読み出しおよび書き込みをサポートしません。
メモリーベース・マルチプライヤー	ALTMEMMULT IP コア	メモリーブロックをメモリーベースのマルチプライヤーとして使用することができます。