Arria 10デバイス・デザイン例におけるPHYLiteの実装

ダウンロード PDF
ID 683384
日付 1/19/2016
Public
ドキュメント目次
ドキュメント目次 x
1. アプリケーション・ノート ‐ パラレル・インタフェース・ループバック・リファレンス・デザインに向けたAltera PHYLiteの使用方法
1. アプリケーション・ノート ‐ パラレル・インタフェース・ループバック・リファレンス・デザインに向けたAltera PHYLiteの使用方法 x
1.1. シンプルな入力/出力シミュレーション・デザイン例 1.2. ダイナミック・リコンフィギュレーション・リファレンス・デザインを使用したシンプルな入力/出力PHYLite 1.3. 機能の説明 1.4. 改訂履歴
1.1. シンプルな入力/出力シミュレーション・デザイン例 x
1.1.1. シミュレーション・デザイン例のアーキテクチャ 1.1.2. シミュレーション・リファレンス・デザイン・ユーザー・ガイド 1.1.3. 結果
1.1.2. シミュレーション・リファレンス・デザイン・ユーザー・ガイド x
1.1.2.1. 必要条件 1.1.2.2. シミュレーション環境のセットアップ 1.1.2.3. シミュレーションの実行
1.2. ダイナミック・リコンフィギュレーション・リファレンス・デザインを使用したシンプルな入力/出力PHYLite x
1.2.1. ハードウェア・リファレンス・デザインのアーキテクチャ 1.2.2. ハードウェア・デザイン例のユーザーガイド 1.2.3. 結果
1.2.2. ハードウェア・デザイン例のユーザーガイド x
1.2.2.1. システム要件 ソフトウェア要件 ハードウェア要件 1.2.2.2. 開発キットのセットアップ 1.2.2.3. 実行可能リンク・フォーマット（.elf）プログラミング・ファイルの生成 1.2.2.4. ハードウェア・リファレンス・デザインの実行
1.2.3. 結果 x
1.2.3.1. ダイナミック・キャリブレーション結果 1.2.3.2. ランダム・データ転送結果
1. アプリケーション・ノート ‐ パラレル・インタフェース・ループバック・リファレンス・デザインに向けたAltera PHYLiteの使用方法

1.2.2.1. システム要件

以下は、ハードウェア・リファレンス・デザインの実行に必要なソフトウェアおよびハードウェアの条件です。

ソフトウェア要件

  1. Quartus Primeデザイン・スイート® バージョン15.1
  2. Altera Complete Design Suiteバージョン13.1
  3. ハードウェア・リファレンス・デザインphylite_top_1DQS_2DQ_800MHz.parファイル

ハードウェア要件

  1. Arria 10 FPGA開発キット
  2. ループバックFPGA mezzanine（FMC）ドーターカード
  3. USB Blaster ™ダウンロード・ケーブル
関連情報
レベル 2 の表題