インテルのみ表示可能 — GUID: kly1432262039272
Ixiasoft
1.1.2.2. シミュレーション環境のセットアップ
- Getting Started with the Design Storeのガイドラインに沿ってリファレンス・デザイン・ファイルをダウンロードし、インストールします。
- デザイン・テンプレートのインストール成功後、リファレンス・デザイン.qpfファイルを開きます。
- Assignments -> Settings...の順でクリックします。
- EDA Tools Settings -> Simulationの順で選択します。
- Settings画面で、Tool Nameに対しModelsim-Alteraを選択します。出力netlistのフォーマットには、VHDL、Verilog HDL、System Verilogが選択可能です。
図 2. Quartus® PrimeソフトウェアのEDAツールを使用したシミュレーション設定
- dut_INPUT.qsysファイルを開き、IPのコンフィギュレーションが以下と同じであることを確認します。
図 3. dut_INPUTモジュールのコンフィギュレーション
- データ転送中に受信データがストローブ・エッジにアラインするようCapture strobe phase shiftが0度に設定されていることを確認します。
- Generate HDL...をクリックし、設定したいシミュレーション・モデルのフォーマットを選択します。次に、Generateをクリックし、dut_INPUTモジュールに対しシミュレーション・モデルを生成します。生成が完了したら、CloseとFinishをクリックします。
図 4. シミュレーション・モデルの生成
- Quartus® Primeソフトウェアでdut_OUTPUT.qsysファイルを開き、IPのコンフィギュレーションが以下と同じであることを確認します。
図 5. dut_OUTPUTモジュールのコンフィギュレーション
- データ転送中に発信データがストローブ・エッジにアラインするようOutput strobe phaseが0度に設定されていることを確認します。
- 手順9を再度実行してdut_OUTPUTモジュールに向けてシミュレーション・モデルを生成します。
- Quartus® PrimeソフトウェアでProcessing > Start > Start Analysis & Elaborationの順でクリックし、デザインをコンパイルします。