インテルのみ表示可能 — GUID: xbt1575455907050
Ixiasoft
1.1. 概要
1.2. インテル® MAX® 10デザインのアップデート・フローのタイプ
1.3. インテル® MAX® 10ヒットレス・アップデート・フローのステージ
1.4. インテル® MAX® 10ヒットレス・アップデートの要件と制限
1.5. インテル® Quartus® PrimeのProgrammerでのヒットレス・アップデート
1.6. インテル® Jam STAPL Byte-Code Playerを使用するヒットレス・アップデート
1.7. 独自開発アルゴリズムを使用するヒットレス・アップデート
1.8. バウンダリー・スキャン・パターンのコンフィグレーション・ビット位置
1.9. JTAG命令
1.10. Jam形式のヒットレス・アップデート・アルゴリズムの例
1.11. AN 904: インテル® MAX® 10のヒットレス・アップデート実装ガイドラインの改訂履歴
インテルのみ表示可能 — GUID: xbt1575455907050
Ixiasoft
1.3. インテル® MAX® 10ヒットレス・アップデート・フローのステージ
大きく分けると、 インテル® MAX® 10のヒットレス・アップデート・フローは、次の5つの段階に分類することができます。
- ステージ1: バウンダリー・スキャンを介してのI/Oのラッチ。I/Oの状態は、リアルタイムのI/O状態のサンプリングに基づく設定、または事前定義されているバウンダリー・スキャン・データのシフトインによる設定です。
- ステージ2: 内部フラッシュのプログラミングとI/Oのクランプ。 インテル® MAX® 10の内部フラッシュ (CFMおよびUFM) がプログラミングおよび更新されている間に、デザインは継続して実行される、またはI/Oピンはユーザー定義の状態でクランプされます。例えば、ステージ2を実行する前に、重要なデザインのレジスターまたは有限ステートマシン (FSM) の値と必要なI/Oピンの状態をUFMに格納することができます。
- ステージ3: 内部コンフィグレーション。内部フラッシュからCRAMにコンフィグレーションが行われている間、I/Oは必要な状態で維持されます。
- ステージ4: デバイスの初期化。I/Oは、内部コンフィグレーション完了後に、定義している期間が経過すると解放されます。定義されている期間に、ユーザー・フラッシュ・メモリーに保存されているI/Oの状態のデータ、レジスター、またはFSMの値をアンロードし、ユーザー・デザイン・ロジックを正しい状態にしてクランプ状態と同じ目的のI/O値を出力することで、システムに中断がないことを保証することができます。
- ステージ5: 通常のユーザー動作。
図 1. インテル® MAX® 10ヒットレス・アップデートのステージ