インテル® Agilex™ 7パワー・マネジメント・ユーザーガイド: FシリーズおよびIシリーズ

ダウンロード PDF
ID 683373
日付 2/20/2023
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® Agilex™ 7 FシリーズおよびIシリーズパワー・マネジメントの概要 2. インテル® Agilex™ 7 FシリーズおよびIシリーズの電力の基礎 3. インテル® Agilex™ 7 FシリーズおよびIシリーズの電力およびI/Oステートシーケンス 4. インテル® Agilex™ 7 FシリーズおよびIシリーズのセンサー監視システム 5. インテル® Agilex™ 7 FシリーズおよびIシリーズ電力最適化の手法と機能 6. インテル® Agilex™ 7パワー・マネジメント・ユーザー ガイド: FシリーズおよびIシリーズの改訂履歴
1. インテル® Agilex™ 7 FシリーズおよびIシリーズパワー・マネジメントの概要 x
1.1. パワーシステム・デザインのフェーズ 1.2. 電源
1.1. パワーシステム・デザインのフェーズ x
1.1.1. パワーツリーの選択 1.1.2. 消費電力の見積もり 1.1.3. 消費電力の最適化 1.1.4. 電力の生成
2. インテル® Agilex™ 7 FシリーズおよびIシリーズの電力の基礎 x
2.1. 消費電力 2.2. 消費電力見積りの基礎 2.3. インテル®FPGA Power and Thermal Calculator 2.4. Power Analyzer
3. インテル® Agilex™ 7 FシリーズおよびIシリーズの電力およびI/Oステートシーケンス x
3.1. 概要 3.2. パワーアップ・シーケンス要件 3.3. Eタイルを備えた インテル® Agilex™ 7デバイスのパワーダウン・シーケンス要件 3.4. フローティング電圧 3.5. パワーオンリセット
3.2. パワーアップ・シーケンス要件 x
3.2.1. 電源シーケンス中のGPIO、HPS、およびSDMバンクのI/Oピンのガイドライン
3.5. パワーオンリセット x
3.5.1. POR回路で監視される電源
4. インテル® Agilex™ 7 FシリーズおよびIシリーズのセンサー監視システム x
4.1. 電圧監視システム 4.2. 温度監視システム 4.3. センサーのデザインの考慮事項 4.4. Temperature Readingデザイン例
4.1. 電圧監視システム x
4.1.1. 電圧センサーの伝達関数
4.2. 温度監視システム x
4.2.1. ローカル温度センサー 4.2.2. リモート温度検知ダイオード 4.2.3. 温度センサーの位置 4.2.4. ローカル温度センサーの測定値の取得 4.2.5. 温度センサーのエラーコード
4.3. センサーのデザインの考慮事項 x
4.3.1. 電圧監視のデザイン・ガイドライン 4.3.2. 温度モニターのデザイン・ガイドライン 4.3.3. トランシーバー・タイルのローカル温度センサーにおけるデザイン・ガイドライン 4.3.4. FシリーズおよびIシリーズ Remote TSDとインターフェイスする温度検知チップのキャリブレーションのガイドライン
4.4. Temperature Readingデザイン例 x
4.4.1. ディレクトリー構造 4.4.2. ハードウェアとソフトウェアの要件 4.4.3. Temperature Readingデザイン例の説明 4.4.4. Temperature Readingデザイン例の使用 4.4.5. デザイン例とMailbox Client with Avalon® Streaming Interface IP間の相互作用の検証
4.4.4. Temperature Readingデザイン例の使用 x
4.4.4.1. Temperature Readingデザイン例の開始 4.4.4.2. Temperature Readingデザイン例のコンパイルとソフトウェア・オブジェクト・ファイルの生成 4.4.4.3. Temperature Readingデザイン例のプログラミングと起動 4.4.4.4. Temperature Readingデザイン例へのコマンドの送信
4.4.4.4. Temperature Readingデザイン例へのコマンドの送信 x
4.4.4.4.1. Temperature Readingデザイン例のデフォルトコマンド
5. インテル® Agilex™ 7 FシリーズおよびIシリーズ電力最適化の手法と機能 x
5.1. SmartVID標準電力デバイス 5.2. DSPおよびM20Kのパワー・ゲーティング 5.3. クロック・ゲーティング 5.4. 電源検出ライン 5.5. インテル® Quartus® Prime開発ソフトウェアの電力最適化の手法
5.1. SmartVID標準電力デバイス x
5.1.1. FシリーズおよびIシリーズデバイスのSmartVID機能の実装 5.1.2. SDM Power Manager 5.1.3. 温度補償 5.1.4. FシリーズおよびIシリーズ Power Management and VIDの実装ガイド
5.1.2. SDM Power Manager x
5.1.2.1. PMBusマスターモード 5.1.2.2. PMBusスレーブモード 5.1.2.3. フェイルセーフのメカニズム 5.1.2.4. 障害管理とエラー報告
5.1.4. FシリーズおよびIシリーズ Power Management and VIDの実装ガイド x
5.1.4.1. Power Management and VIDパラメーターとオプションの指定
5.1.4.1. Power Management and VIDパラメーターとオプションの指定 x
5.1.4.1.1. Configuration Pinパラメーター 5.1.4.1.2. Power Management and VIDパラメーター 5.1.4.1.3. Power Management and VIDインターフェイスのQSF制約ガイド
1. インテル® Agilex™ 7 FシリーズおよびIシリーズパワー・マネジメントの概要
2. インテル® Agilex™ 7 FシリーズおよびIシリーズの電力の基礎
3. インテル® Agilex™ 7 FシリーズおよびIシリーズの電力およびI/Oステートシーケンス
4. インテル® Agilex™ 7 FシリーズおよびIシリーズのセンサー監視システム
5. インテル® Agilex™ 7 FシリーズおよびIシリーズ電力最適化の手法と機能
6. インテル® Agilex™ 7パワー・マネジメント・ユーザー ガイド: FシリーズおよびIシリーズの改訂履歴

3.2. パワーアップ・シーケンス要件

インテル® Agilex™ 7デバイス内の電源レールは、3つのグループに分けられます。

次の図では、 インテル® Agilex™ 7デバイスの電圧グループとそれに必要なパワーアップ・シーケンスを示しています。

図 2.  インテル® Agilex™ 7デバイスのパワーアップ・シーケンス
注: VCCBATは、次のグループのいずれにも属しません。VCCBATにはシーケンス要件はありません。VCCBATはセキュリティー・キーの内容を保持します。

VCCBAT接続ガイドラインと電源共有ガイドラインの詳細については、 Intel® Agilex™ 7 Device Family Pin Connection Guidelines を参照してください。

表 3.  電圧レールグループ
電源グループ FPGAコアおよびハード・プロセッサー・システム (HPS) 追加の電圧レール
Eタイル Pタイル Fタイル Rタイル
Group 1

VCC

VCCP

VCCH

VCCL_SDM

VCCH_SDM

VCCPLLDIG_SDM

VCCL_HPS

VCCPLLDIG_HPS

VCCRT_GXE

VCC_HSSI_GXE 1

VCCRTPLL_GXE

VCC_HSSI_GXP

VCCRT_GXP

VCCFUSE_GXP

VCC_HSSI_GXF

VCCEHT_FHT_GXF

VCCERT1_FHT_GXF

VCCERT2_FHT_GXF

VCC_HSSI_GXR

VCCE_PLL_GXR

VCCE_DTS_GXR

VCCRT_GXR

Group 2

VCCPT

VCCPLL_SDM

VCCADC

VCCPLL_HPS

VCCH_GXE 1

VCCCLK_GXE 1

VCCH_GXP

VCCCLK_GXP

VCCFUSECORE_GXF

VCCFUSEWR_GXF

VCCCLK_GXF

VCCH_FGT_GXF

VCCEHT_FHT_GXF

VCCED_GXR

VCCCLK_GXR

VCCH_FUSE_GXR

VCCH_GXB

Group 3

VCCA_PLL 2

VCCRCORE 2

VCCIO_PIO_SDM

VCCIO_PIO

VCCFUSEWR_SDM

VCCIO_SDM

VCCIO_HPS

- - - -

Group 1のすべての電源レールのランプアップは、任意の順序で、最低でもそれぞれの公称電圧の最小90%まで行う必要があります。これは、Group 2の電源レールのランプアップの開始前に行います。Group 2の電源レールのランプアップは、任意の順序で、Group 1内の最後の電源レールが公称電圧の90%の最小しきい値まで上昇した後に行います。Group 2のすべての電源レールのランプアップは、Group 3の電源レールのランプアップ開始前に、公称値の90%の最小しきい値まで行う必要があります。Group 3内の電源レールのランプアップは、任意の順序で、Group 2内の最後の電源レールが最大値の90%のしきい値までランプアップした後に行います。詳細については、 Intel® Agilex™ 7 Device Family Pin Connection Guidelines を参照してください。

すべての電源レールのランプアップは単調に行う必要があります。パワーアップ・シーケンスでは、POR遅延時間を満たさなければなりません。 インテル® Agilex™ 7デバイスのPORの仕様については、 Intel® Agilex™ 7 FPGAs and SoCs Device Data Sheet: F-Series and I-Series のPOR Specificationの項を参照してください。

プロトコル経由コンフィグレーション (CvP) の場合、合計tRAMPは、最初の電源ランプアップから最後の電源ランプアップまでが10ミリ秒未満でなければなりません。tRAMPの仕様については、 Intel® Agilex™ 7 FPGAs and SoCs Device Data Sheet: F-Series and I-Series のRecommended Operating Conditionsの項を参照してください。

Eタイルを備えた インテル® Agilex™ 7デバイスを除いて、 インテル® Agilex™ 7デバイスでは、パワーダウン・シーケンスの要件はありません。

Eタイルなしの インテル® Agilex™ 7デバイスでは、 インテル® は、デバイスの電源を切る際に、パワーアップ・シーケンスを逆にすることをお勧めします。


セクションの内容
電源シーケンス中のGPIO、HPS、およびSDMバンクのI/Oピンのガイドライン

関連情報
1 Eタイルを備えた インテル® Agilex™ 7デバイスの場合、これらの電圧レールはパワーダウン・シーケンスに従う必要があります。詳細については、Eタイルを備えた インテル® Agilex™ 7デバイスのパワーダウン・シーケンスの図を参照してください。
2 インテル® Agilex™ 7量産デバイスおよびES (2486Aパッケージを除く) デバイスの場合、VCCA_PLLおよびVCCRCOREは、電源Group 3の一部です。 インテル® Agilex™ 7 ES (2486Aパッケージ) デバイスの場合、VCCA_PLLおよびVCCRCOREは、電源Group 2の一部です。
レベル 2 の表題