インテル® Omni-Path アーキテクチャーは、ファブリックを通じて各ノードから送られる高メッセージ・レート・トラフィックをサポートするように設計されています。インテル® Xeon® プロセッサーおよびインテル® Xeon Phi™ プロセッサー・ファミリーでは、処理能力が常に向上し、コア数もたえず増加しています。そのため、ファブリックは高帯域幅とともに高メッセージ・レート・スループットをサポートしなければなりません。
インテル® OPA スイッチの 48 ポート設計は、ファブリックの拡張性の強化、レイテンシーの低下、密度の上昇、コストと電力の削減に貢献します。事実、48 ポート ASIC は、最大 27,648 ノードの 5 ホップ構成が可能で、最新の InfiniBand* ソリューションと比較すると 2.3 倍以上の構成となります。必要なスイッチ、ケーブル、ラック数や電力量が現行の 36 ポートスイッチ ASIC より少なくなるため、ファブリックのサイズに応じて、典型的なファットツリー構成のファブリック・インフラストラクチャー要件を 50% 以上下げることができます。
インテル® OPA の機能は、小規模メッセージに対する大規模な最大転送単位 (MTU) のパフォーマンス低下の影響を最小限に抑えます。さらに、大規模なメッセージ (通常はストレージ) をファブリック内で同時に送信する場合に、Message Passing Interface (MPI) メッセージなどのプロセス間通信 (IPC) メッセージで一貫したレイテンシーの維持をサポートします。その結果、インテル® OPA は、優先度の低い大規模パケットをパスして優先度の高い小規模パケットを処理できるようになり、ファブリック全体で予測性に優れた低レイテンシーを実現できます。
インテル® Omni-Path アーキテクチャーは、効率的な検出およびエラー訂正機能も提供します。これは、InfiniBand 規格で定義される Forward Error Correction (FEC) よりはるかに高い効率を期待できます。機能強化にはゼロ負荷検出も含まれており、修正が必要な場合は、直近のリンクからパケットのみを再送信するだけで完了します。送信ノードからやり直す必要がないため、修正時に追加レイテンシーがほぼ発生しません。