| テクノロジー |
- 低コストかつ低消費電力のFPGAファブリック
- 1.0 Vと1.2 Vのコア電圧オプション
- コマーシャル、インダストリアル、およびオートモーティブ温度グレードが選択可能
|
| パッケージング |
- 数種類のパッケージタイプとパッケージ・フットプリントが使用可能です：
- FineLine BGA (FBGA)
- Enhanced Thin Quad Flat Pack (EQFP)
- Ultra FineLine BGA (UBGA)
- Micro FineLine BGA (MBGA)
- ピン・マイグレーション機能を持つ複数のデバイス集積度
- RoHS6準拠
|
| コア・アーキテクチャー |
- ロジックエレメント (LE)—4入力ルック・アップ・テーブル (LUT) およびレジスター
- すべてのLE間にルーティング/金属インターコネクトが豊富に存在します
|
| 内部メモリーブロック |
- M9K—9キロ・ビット (Kb) のエンベデッドSRAMメモリーブロック、カスケード可能
- RAM (シングルポート、シンプル・デュアルポート、または真のデュアルポート)、FIFOバッファー、またはROMとしてコンフィグレーション可能
|
| エンベデッド・マルチプライヤー・ブロック |
- 単一の18 × 18マルチプライヤー・モードあるいは2つの9 × 9マルチプライヤー・モード、カスケード可能
- アルゴリズムの加速に向けた完全なDSP IPスィート
|
| クロック・ネットワーク |
- グローバルクロックは、デバイスの4つのエリアにクロックを供給してデバイス全体をドライブします
- 最大20個のグローバルクロックをドライブ可能な専用クロックピンは最大15本使用可能です
|
| PLL (Phase-Locked Loop) |
- 最大4個の汎用PLL
- 堅牢なクロック管理と合成を提供します
|
| 汎用 I/O (GPIO) |
- 複数のI/O規格をサポートします
- プログラム可能なI/O機能
- 真のLVDSとエミュレートされたLVDSトランスミッターおよびレシーバー
- OCT (オンチップ終端)
|
| SEUの緩和 |
コンフィグレーションおよび動作時にSEUを検出します |
| コンフィグレーション |
- アクティブシリアル (AS)、パッシブシリアル (PS)、高速パッシブパラレル (FPP)
- JTAGコンフィグレーション・スキーム
- コンフィグレーション・データの復元
- リモート・システム・アップグレード
|