4.2. SDIインターフェイス信号
| 信号 |
幅 |
方向 |
説明 |
|---|---|---|---|
| enable_crc | [(N–1):0] | 入力 | HD-SDIおよび3G-SDIのCRC挿入を有効にします。 |
| enable_sd_search | [1:0] | 入力 | デュアルまたはトリプル・スタンダード・モードにおいてSD-SDI信号の検索を可能にします。 |
| enable_hd_search | [1:0] | 入力 | デュアルまたはトリプル・スタンダード・モードにおいてHD-SDI信号の検索を可能にします。 |
| enable_3g_search | [1:0] | 入力 | トリプル・スタンダード・モードにおいて3G-SDI信号の検索を可能にします。 |
| enable_ln | [(N– 1):0] | 入力 | HD-SDIおよび3G-SDIのライン番号 (LN) 挿入を有効にします。 |
| en_sync_switch | [1:0] | 入力 | アライナーブロックおよびフォーマット・ブロックをすぐに再アライメントすることで、ダウンストリームが完全に中断しなくなります。 |
| rst_rx | [1:0] | 入力 | リセット信号で、レシーバーをリセット状態に保ちます。 Cyclone IV GXデバイスの場合、この信号はレシーバーのrx_coreclockクロックドメインに同期している必要があります。電源投入後にSDI IPコアにリセットを発行し、信頼性の高い動作を保証します。 HD-SDIのデュアル・リンク・レシーバーの場合は、リンクAとリンクBの両方で準備が整った際にこの信号をアサートします。 |
| rst_tx | [1:0] | 入力 | リセット信号で、トランスミッターをリセット状態に保ちます。トランスミッターのリセット同期は、SDI IPコア内で処理されます。
注: ビデオモード (tx_std) とクロックは、デバイスの起動またはコアのリセット前にセットアップされて安定している必要があります。
電源投入後にSDI IPコアにリセットを発行し、信頼性の高い動作を保証します。 |
| rx_serial_refclk_clkswitch | [1:0] | 入力 | リファレンス・クロックを切り替えます。 Cyclone IV GXデバイスを使用している場合にのみ利用することができます。 トリガーされるそれぞれのポジティブエッジで、rx_serial_refclkとrx_serial_refclk1を切り替えます。 |
| rx_protocol_clk | [(N–1):0] | 入力 | プロトコルデータ向けの外部クロック |
| rx_protocol_hd_sdn | [(N–1):0] | 入力 | デュアルまたはトリプル・スタンダード・プロトコル・ブロックにおけるHD-SDIまたはSD-SDIの処理を選択します。 この信号は、デュアルまたはトリプル・スタンダード・プロトコル・ブロックにのみ表示され、rx_protocol_in信号の3G-SDI(1)、HD-SDI(1)、またはSD-SDI(0) のデータを示します。分割プロトコル/トランシーバーのデザインでは、この信号をトランシーバー・ブロックのrx_std_flag_hd_sdn出力に接続する必要があります。 |
| rx_protocol_in | [(20N–1):0] | 入力 | プロトコル専用モードの外部データ入力 |
| rx_protocol_locked | [(N–1):0] | 入力 | トランシーバーのコントロール・ロジックへの入力です。アクティブになると、この信号はプロトコルブロックがロックされていることをトランシーバーのコントロール・ロジックに示すことにより、現在のレートでトランシーバー検索アルゴリズムを停止します。 |
| rx_protocol_rst | [(N–1):0] | 入力 | プロトコルブロックのリセットです。この信号はプロトコルブロックをリセットします。 分割トランシーバー/プロトコルのデザインでは、この信号をrx_status[1] ピン (sdi_reset) に接続することができます。 |
| rx_protocol_valid | [(N–1):0] | 入力 | プロトコル専用モードの外部データ有効入力 |
| rx_protocol_rate | [1:0] | 入力 | プロトコルブロックへの入力です。この信号は、受信したビデオ規格をプロトコルブロックに示します。 ただし、この信号は3G-SDIのLevel Aストリームと3G-SDIのLevel Bストリームを区別しません。プロトコルブロックのアライナーブロックで、3G-SDIのLevel Aストリームと3G-SDIのLevel Bストリームを区別します。分割トランシーバー/プロトコルのデザインでは、この信号をトランシーバー・ブロックのrx_stdポートに接続する必要があります。 |
| rx_xcvr_trs_lock | [(N–1):0] | 入力 | トランシーバーのコントロール・ロジックへの入力です。この信号は、プロトコル専用レシーバーブロックのrx_status[3] ピン (trs_locked) に接続する必要があります。 |
| sdi_rx | [(N–1):0] | 入力 | シリアル入力 |
| txdata | [(20N–1):0] | 入力 |
ユーザーによって提供されるトランスミッター・パラレル・データのValidです。SD-SDIでは9:0を使用し、HD-SDIでは20N – 1:0を使用します。
|
| tx_ln | [21:0] | 入力 |
トランスミッターのライン番号です。
|
| tx_trs | [(N–1):0] | 入力 | トランスミッターのTRS入力です。HD-SDIのLNおよびCRCの挿入で使用します。 EAV TRSとSAV TRSの最初のワードでアサートします。 |
| tx_std | [1:0] |
トランスミッターのスタンダードです。
注: この信号は、デバイスの起動またはコアのリセット前にセットアップされて安定している必要があります。
|
|
| trs_loose_lock | [(N–1):0] | 出力 | プロトコル専用のレシーバーモードのTRSロック信号です。この信号は、トランシーバー専用レシーバーブロックのrx_protocol_lockedピンに接続することができます。 |
| crc_error_y | [1:0] | 出力 |
ルーマチャネルのCRCエラーです。
|
| crc_error_c | [1:0] | 出力 |
クロマチャネルのCRCエラーです。
|
| rx_AP | [1:0] | 出力 |
これは、アクティブ画像間隔のタイミング信号です。アクティブ画像間隔がアクティブな際に、レシーバーはこの信号をアサートします。
|
| rxdata | [(20N–1):0] | 出力 |
レシーバーのパラレルデータです。SD-SDIでは9:0を使用し、HD-SDIでは20N–1:0を使用します。
|
| rx_data_valid_out | [1:0] | 出力 | オーバーサンプリング・ロジックからのデータのValidです。アサートされると、rxdataの現在のデータが有効であることを示します。 このバスのビット0は、rxdataの有効なデータを示します。3G-SDIまたはトリプル・スタンダードでSMPTE 425M-B信号を受信している場合は、ビット1はrxdataのデータが仮想リンクAからであることを示します。ビット0はデータが仮想リンクBからであることを示します。 |
| rx_F | [1:0] | 出力 |
これは、フィールド・ビット・タイミング信号です。この信号は、現在アクティブなビデオフィールドを示します。インターレース・フレームの場合、0は最初のフィールド (F0) を意味し、1は2番目のフィールド (F1) を意味します。プログレッシブ・フレームの場合は、値は常に0です。
|
| rx_H | [1:0] | 出力 |
これは、水平ブランキング間隔のタイミング信号です。水平ブランキング間隔がアクティブな場合に、レシーバーはこの信号をアサートします。
|
| rx_ln | [21:0] | 出力 |
レシーバーのライン番号です。
|
| rx_std_flag_hd_sdn | 1 | 出力 | デュアルまたはトリプル・スタンダード専用で、受信したスタンダードを示します。 HD-SDI = 1、SD-SDI = 0 |
| rx_V | [1:0] | 出力 |
これは、垂直ブランキング間隔のタイミング信号です。垂直ブランキング間隔がアクティブな場合に、レシーバーはこの信号をアサートします。
|
| rx_xyz | 1 | 出力 | レシーバーの出力で、現在のワードがXYZワードであることを示します。 |
| xyz_valid | 1 | 出力 | レシーバーの出力で、現在のTRSフォーマットが有効である (XYZワードが正しい) ことを示します。 |
| rx_eav | 1 | 出力 | レシーバーの出力で、現在のTRSがEAVであることを示します。 |
| rx_trs | 1 | 出力 | レシーバーの出力で、現在のワードがTRSであることを示します。この信号は、3FF 000 000 TRSの最初のワードでアサートされます。 |
| sdi_tx | [(N–1):0] | 出力 | シリアル出力 |
| tx_protocol_out | [(20N–1):0] | 出力 | データ出力 (プロトコル専用モード) |
次の図は、SDIトリプル・スタンダード・インスタンスの入力および出力インターフェイス信号を示しています。
図 21. SDIトリプル・スタンダードのレシーバーにおけるインターフェイス信号
図 22. SDIトリプル・スタンダードのトランスミッターにおけるインターフェイス信号
図 23. SDIトリプル・スタンダードのデュプレックス・インスタンスにおけるインターフェイス信号
次の図は、特定のSDIインターフェイス信号の動作を表しています。
図 24. レシーバーにおけるパワーアップ・リセット
図 25. トランスミッターにおけるパワーアップ・リセット rst_tx_syncは、送信回路の内部同期リセットです。
図 26. tx_std、tx_trs、tx_ln信号の動作 — 425MA
図 27. tx_std、tx_trs、tx_ln信号の動作 — 425MB
図 28. crc_error_yおよびcrc_error_c信号の動作
CRCエラーが発生すると、crc_error_yまたはcrc_error_c信号が次のラインまでHighになります。HD、デュアルリンク、および3G Level Aの場合は、crc_error_y[0] 信号とcrc_error_c[0] 信号のみが使用されます。3G Level Bの場合は、crc_error_y[0] 信号とcrc_error_c[0] 信号がリンクBに使用され、crc_error_y[1] 信号とcrc_error_c[1] 信号がリンクAに使用されます。
図 29. rx_data_valid信号の動作 — 425MA
図 30. rx_data_valid信号の動作 — 425MB
図 31. rx_trs、rx_xyz、xyz_valid、rx_eav信号の動作 — 425MA
図 32. rx_trs、rx_xyz、xyz_valid、rx_eav信号の動作 — 425MB