記事 ID: 000076483 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/02/21

イーサネット・インテル® Stratix® 10 FPGA IP 向け H タイル・ハード IP を評価するには、どのインテル® Stratix® 10 開発キットを使用できますか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • イーサネット
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    トランシーバーの配置要件により、イーサネット インテル® Stratix® 10 FPGA IP 向け H タイル・ハード IP は、DK-DEV-1SMX-H-A Stratix® 10 MX FPGA 開発キットでのみ完全に評価できます。

    このキットでは、両方の QSFP モジュールは、イーサネット評価用の H タイルハード IP に必要なトランシーバー・チャネルにルーティングされます。

    Stratix® 10 MX FPGA 開発キット。

    解決方法

    以下のキットの QSFP モジュールは、必要な H タイル・ハード MAC トランシーバー・チャネルにルーティングされていないため、フル H タイル・ハード・イーサネット MAC 評価に使用することはできません。

    DK-DEV-1SGX-H-A インテル® Stratix® 10 FPGA 開発キット

    DK-SI-1SGX-H-A インテル® Stratix® 10 GX シグナル・インテグリティー開発キット

    DK-SI-1STX-E-A インテル® Stratix® 10 TX FPGA シグナル・インテグリティー開発キット

    DK-SOC-1SSX-L-A インテル® Stratix® 10 SoC 開発キット は L タイル構成でのみ利用可能なので、H タイル IP 評価には使用できません。

     

    関連製品

    本記事の適用対象: 4 製品

    インテル® Stratix® 10 GX FPGA
    インテル® Stratix® 10 SX SoC FPGA
    インテル® Stratix® 10 MX FPGA
    インテル® Stratix® 10 TX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。