メインコンテンツへスキップ
インテルのロゴ - ホームページに戻る
マイツール

言語の選択

  • Bahasa Indonesia
  • Deutsch
  • English
  • Español
  • Français
  • Português
  • Tiếng Việt
  • ไทย
  • 한국어
  • 日本語
  • 简体中文
  • 繁體中文
サインインする 制限されたコンテンツにアクセス

Intel.com サーチを使用

いくつかの方法で Intel.com のサイト全体を簡単に検索できます。

  • 製品名: Core i9
  • 文書番号: 123456
  • Code Name: Emerald Rapids
  • 特別な演算子: “Ice Lake”, Ice AND Lake, Ice OR Lake, Ice*

クイックリンク

最も検索されている項目の検索結果については以下のクイックリンクもご利用できます。

  • 製品情報
  • サポート
  • ドライバーおよびソフトウェア

最近の検索

サインインする 制限されたコンテンツにアクセス

高度検索

検索のみ

Sign in to access restricted content.
  1. インテル® 製品
  2. Altera® FPGA、SoC FPGA、および CPLD
  3. Altera® FPGA Intellectual Property (IP)
  4. メモリ・インターフェイスとコントローラー IP コア
  5. ハイパフォーマンス・メモリー・コントローラー II SDRAM IP

お使いのブラウザーのバージョンは、このサイトでは推奨されません。
以下のリンクをクリックして、最新バージョンのブラウザへのアップグレードをご検討ください。

  • Safari
  • Chrome
  • Edge
  • Firefox

インテル® FPGA ハイパフォーマンス・メモリー・コントローラー II SDRAM IP

インテル® FPGA ハイパフォーマンス・メモリー・コントローラー II SDRAM IPは、DDR、DDR2、および DDR3 SDRAM を使用する際の複雑な側面を最大 933 MHz の速度で処理します。Intellectual Property (IP) コアは、メモリーデバイスの初期化、SDRAM バンクの管理を行い、ローカル・インターフェイスからの読み取り / 書き込み要求を必要なすべての SDRAM コマンド信号に変換し、コマンド / データ・リオーダリングを実行します。

インテル® FPGA ハイパフォーマンス・メモリー・コントローラー II SDRAM IP

  • 概要

インテル® FPGA ハイパフォーマンス・メモリー・コントローラー II SDRAM IP コアは、既存の SDRAM コントローラーのドロップイン代替製品として、次の新しい強化機能を備えています。

  • クオーターレート・コントローラー
  • コマンドチャネル幅を維持する 2-T コマンドタイミング
  • コマンド / データ・リオーダリングでランダムアクセス効率が 50% 向上
  • パワーダウンとセルフリフレッシュのサポート
  • サブワード書き込みによるエラー訂正コード (ECC)
  • この IP はインテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション / プロ・エディションにバンドルされている IP ベーススイートに含まれています。

機能

  • 業界標準の DDR、DDR2、および DDR3 SDRAM デバイスとモジュールのサポート
  • 登録済み DIMM のサポートを含む
  • 効率的なバンク・インターリービングをサポート
  • 先行バンク管理
  • 早期にアクティベート・コマンドとプリチャージ・コマンドを発行
  • 可能な際にオート・プリチャージを使用
  • インオーダーの読み取り / 書き込み (リオーダリングなし)
  • レイテンシーを最小限に抑えるバンク管理アーキテクチャー
  • オート・プリチャージによる読み取り / 書き込みアクセス
  • ページヒットでのオート・プリチャージの自動キャンセル
  • Avalon メモリーマップド・インターフェイス
  • ネイティブ・インターフェイス用アダプター
  • CSR へのアクセス用 Avalon エージェント・インターフェイス
  • 効率的な DRAM アクセスのためのバーストサイズ適応
  • 内蔵バーストアダプター
  • ショート・ローカル・トランザクションをメモリーバーストへ統合
  • ロング・ローカル・トランザクションをメモリーバーストに分割
  • 統合された低レイテンシー・クオーターレート、ハーフレート、およびフルレートのシステム・インターフェイス
  • オプションのハーフシステム・インターフェイス速度をサポート
  • より高速なクロックドメインでコントローラーを維持してレイテンシーを低減
  • 柔軟で堅牢なデザイン
  • 1、2、4、または 8 つのチップセレクト信号
  • データストロボ (DQS) 読み取りポストアンブル・コントロール・ロジックとオプションのサイドバンク向け非 DQS 読み取りモード (インテル® Stratix® FPGA シリーズ) を含むデータ幅を構成可能
  • 自動またはユーザー制御リフレッシュ
  • 部分書き込み操作のためのデータマスク信号
  • 迅速で簡単な実装
  • IP Toolbench による制約スクリプトの生成
  • インテル® FPGA IP ファンクション搭載製品として出荷される最高レベルのサンプルデザイン
  • インテル® FPGA 対応 VHDL および Verilog HDL シミュレーターで使用される IP 機能シミュレーション・モデル
  • カスタム・コントローラーでの使用向けにクリアテキストで提供
  • メモリー帯域幅の効率の向上を可能にする統合コマンドとデータ・リオーダリング
  • パワーダウンとセルフリフレッシュのサポート
  • 十分に文書化された使いやすいクリアテキスト RTL
  • システムレベルの設計を可能にするプラットフォーム・デザイナー (旧 Qsys) 対応
  • クオーターレートで最大 933MHz のメモリー速度をサポート (233MHz コントローラー・クロック)
  • 5 サイクルのコントローラー・レイテンシー

関連リンク

ドキュメント

  • 外部メモリー・インターフェイス・ハンドブック ›
  • インテル® FPGA IP リリースノート ›

デバイスサポート

  • 外部メモリー・インターフェイス向けインテル® FPGA IP サポートセンター ›

その他のリソース

IP のご紹介

ニーズに合った Altera® FPGA Intellectual Property コアをお探しください。

テクニカルサポート

この IP コアの技術サポートについては、サポートリソースまたはインテル® プレミア・サポートをご覧ください。また、ナレッジセンターおよびコミュニティーで、この機能に関連するトピックを検索することもできます。

IP の評価と購入

Altera® FPGA Intellectual Property コアの評価モードと購入情報。

IP ベース・スイート

インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションまたはプロ・エディションのアクティブライセンスを含む、無料の Altera® FPGA IP コア・ライセンス。

デザイン例

Altera® FPGA デバイスのデザイン例とリファレンス・デザインをダウンロードしてください。

セールスへのお問い合わせ

Altera® FPGA 製品の設計やアクセラレーションのニーズについては、セールス担当者までお問い合わせください。

もっと見る 表示件数を減らす
製品の比較
  • 会社情報
  • 当社の取り組み
  • インクルージョン
  • 投資家向け情報 (英語)
  • お問い合わせ
  • ニュースルーム
  • サイトマップ
  • リクルーティング情報
  • © Intel Corporation
  • 利用規約
  • *法務情報
  • Cookie
  • プライバシー・ポリシー
  • サプライチェーンの透明性 (英語)
  • 私の個人情報を共有しない California Consumer Privacy Act (CCPA) Opt-Out Icon

インテルのテクノロジーを使用するには、対応するハードウェア、ソフトウェア、またはサービスの有効化が必要となる場合があります。// 絶対的なセキュリティーを提供できる製品またはコンポーネントはありません。// コストと結果は異なることがあります。//性能は、使用状況、構成、その他の要因により異なります。詳細については、intel.com/performanceindex  (英語) を参照してください。 // インテルの完全な法的通知と免責事項をご覧ください。// インテルは人権を尊重し、人権侵害の発生を回避するように尽力しています。詳しくはインテルの Global Human Rights Principles (世界人権の原則) をご覧ください。インテルの製品とソフトウェアは、国際的に認められている人権を侵害しない、または侵害の原因とならないアプリケーションに使用されることを目的としています。

インテルのフッターロゴ