インテル® FPGA Intellectual Property (IP)

インテル® FPGA Intellectual Property (IP) のポートフォリオは、ソフトおよびハードの IP コアの組み合わせとリファレンス・デザインにより、多様なアプリケーションに対応します。インテルの IP パートナーは (インテル® パートナー・アライアンスを通じて) このポートフォリオ増強に貢献し、代替ソリューションを提供しています。

インテル® FPGA Intellectual Property (IP)

最高レベルのパフォーマンスと生産性を引き出す、インテルとパートナーの IP ポートフォリオ

インテル FPGA IP ポートフォリオには、アプリケーションの性能と IP 戦略を補完するためのリファレンス・デザインとともに、独自に組み合わせたソフト IP コアとハード IP コアが含まれています。さらに、簡単に使える各種の開発キットも加わり、1 枚のボードを使ってさまざまなタイプのプラットフォームをテストできる柔軟性があります。

インテル IP は、ライセンスが簡単なインテル® FPGA IP の評価モード機能や、さらに、お客様のカスタム IP 構成を使用し、すぐに使えるハードウェア・テスト・プラットフォームを作成する、動的に生成された設計例もご用意しました。これを利用すれば、ハードウェアの機能とパフォーマンスを検証できます。インテル® Quartus® Prime 開発ソフトウェアをダウンロードするだけで、これらすべてをすぐにご利用いただけます。

インテル® Quartus® Prime 開発ソフトウェア v21.1 の新機能

PCI Express

  • SR-IOV 機能を備えた P タイル上の MCDMA IP (インテル® Stratix® 10 DX FPGA / インテル® Agilex™ FPGA)。
  • R タイル Avalon® ストリーミング IP の有効化。
  • さまざまなルートポート / エンドポイント / トランザクション・レイヤー・バイパス構成。
  • R タイル PIPE (PCI Express の Phy インターフェイス) モード。
  • F タイル Avalon ストリーミング IP の有効化。
  • さまざまなルートポート / エンドポイント / トランザクション・レイヤー・バイパス構成。
  • すべての R/F タイル IP を有効にするには、特別なライセンス (INI) が必要です。ユーザーガイドは、インテル Agilex FPGA および SoC テクニカル ライブラリーに掲載されています。

Interlaken

  • F タイルでの有効化: 2 つの構成: 8 x 12.5 Gbps (NRZ)、6 x 53 Gbps (PAM4)。

JESD

  • シミュレーション・テストと コンプライアンス・テストの両方で ​JESD204C と JESD204C.1 のサポート。
  • 2 ポート デバイスのリターン・ロス・モデルのサポート。

トランシーバー

  • F タイル: 汎用トランシーバー (FGT) および高速トランシーバー (FHT) のサポートが改善され、新しい GUI と最新のデバイス モデルがサポートされました。
  • インテル® Math Kernel Library (MKL) およびマルチコア CPU への対応によるパフォーマンス向上。

CPRI

  • インテル Agilex FPGA E タイル SCTH (シミュレーション、タイミング クロージャ、コンパイル、ハードウェア検証) のデータ レートのサポート: 2.4576G、4.9152 G、9.8304G、10.1376G、24.33024G。
  • インテル Agilex FPGA F-Tile SCT (シミュレーション、タイミング クロージャ、コンパイル、ハードウェア検証) では、4.9152G、10.1376G、12.1651G、および 24.3302G のサポート。

ORAN

  • インテル Agilex FPGA E-tile & F-tile SCT v3.0 のサポート。

イーサネット

  • 包括的な F タイル イーサネット IP の有効化。