インテルのみ表示可能 — GUID: mlc1521677070105
Ixiasoft
4.1. ステップ1 : デベロッパー: ペリフェラル再利用コア・パーティションの作成とLogic Lock領域の定義
4.2. ステップ2 : ルート・パーティションでのSLD JTAG Bridge Agentの生成とインスタンス化
4.3. ステップ3:SLD JTAG Bridge Hostの生成とインスタンス化
4.4. ステップ4 : Signal TapのHDLインスタンスの生成
4.5. ステップ5 : ルート・パーティションのコンパイルとエクスポート、およびコンシューマー・プロジェクトへのファイルのコピー
4.6. ステップ6 : デバイスのプログラミングとハードウェアの検証
4.7. ステップ7 : ルート・パーティション用のSignal Tapファイルの生成
4.8. ステップ8 : Signal Tapによるハードウェアの検証
インテルのみ表示可能 — GUID: mlc1521677070105
Ixiasoft
1.3. チュートリアル・ソフトウェアとハードウェア
このチュートリアルの手順は、次のIntelソフトウェアとハードウェアに対応しています。
- インテル® Quartus® Prime プロ・エディション開発ソフトウェア・バージョン18.0のLinuxインストール、 Intel® Arria® 10デバイスサポート付き。
- Intel® Arria® 10 GX FPGA開発キット
このチュートリアルは、Windowsやその他のソフトウェアやハードウェアのコンフィグレーションに合わせて調整できます。