インテルのみ表示可能 — GUID: uiy1523056218645
Ixiasoft
4.1. ステップ1 : デベロッパー: ペリフェラル再利用コア・パーティションの作成とLogic Lock領域の定義
4.2. ステップ2 : ルート・パーティションでのSLD JTAG Bridge Agentの生成とインスタンス化
4.3. ステップ3：SLD JTAG Bridge Hostの生成とインスタンス化
4.4. ステップ4 : Signal TapのHDLインスタンスの生成
4.5. ステップ5 : ルート・パーティションのコンパイルとエクスポート、およびコンシューマー・プロジェクトへのファイルのコピー
4.6. ステップ6 : デバイスのプログラミングとハードウェアの検証
4.7. ステップ7 : ルート・パーティション用のSignal Tapファイルの生成
4.8. ステップ8 : Signal Tapによるハードウェアの検証
インテルのみ表示可能 — GUID: uiy1523056218645
Ixiasoft
5.3. ステップ3 : 合成、Signal Tapファイルの作成、およびコンパイル
- Compilation Dashboardで、Analysis ＆ Synthesisをクリックしてデザインを合成します。合成が完了すると、Compilation Dashboardにチェックマークが表示されます。
- インテル® Quartus® Prime プロ・エディション開発ソフトウェアでTools >
Signal Tap Logic Analyzerをクリックします。 - Instance Managerでauto_signaltap_0をクリックします。
- SetupタブでダブルクリックしてNode Finderを開きます。
- Node FinderウィンドウでNamedセクションに * を入力し、Filterを Signal Tap: pre-synthesisに設定してSearchをクリックします。
- Matching Nodesリストでu_blinking_led_top|u_countを展開します。
- Count[0]、count[1]、count[2]、およびcount[24]を選択します。>、count[1]、count[2]、およびcount[24]を選択します。> をクリックしてノードを挿入します。
- U_blinking_led_topでvalue_topを選択します。>でvalue_topを選択します。> 、Insert、Closeの順にクリックします。
- Signal TapウィンドウのSignal Configurationで、Clockの横にある (…) をクリックします。
- Node Finderで * を検索し、クロックノードをペリフェラル再利用コア・パーティションu_blinking_led_topで選択します。 > をクリックし、次にOKをクリックして閉じます。
- Signal Configurationの他のオプションはすべてデフォルトのままにします。File > Saveに移動、ファイルを stp_core_partition_reuse.stp として保存します。
ダイアログボックスが表示され、Signal Tapファイルをプロジェクト用に有効にするかどうかを選択します。
- Yesをクリックしてファイルを閉じます。
- Compilation Dashboardで
Compile Designをクリックします。
チェックマーク
によって、Compilerモジュールの終了が示されます。