1.1. インテル®プログラマブル・アクセラレーション・カード (インテル® Arria® 10 GX FPGA 搭載版)のIntel...

プログラマブル・アクセラレーション・カード (インテルArria 10 GX FPGA対応)のインテル・アクセラレーション・スタックのクイック・スタートガイド

ダウンロード PDF

ID 683633

日付 8/05/2019

バージョン 1.2

Public

インテルのみ表示可能 — GUID: zhm1522795327495

Ixiasoft

詳細を見る

1.1. インテル®プログラマブル・アクセラレーション・カード (インテル® Arria® 10 GX FPGA 搭載版)のIntel アクセラレーション・スタックのクイック・スタート・ガイドの頭字語リスト

表 1. インテル®アクセラレーション・スタック (インテル® Xeon® CPU ＆ FPGA対応)用語集
AF	Accelerator Function	アプリケーションを高速化するFPGAロジックに実装されたコンパイル済みハードウェア・アクセラレーター・イメージ。
AFU	Accelerator Functional Unit	パフォーマンスを改善するためにCPUからアプリケーションの計算操作をオフロードするFPGAロジックに実装されたハードウェア・アクセラレーター。
ASE	AFU Simulation Environment	同じホスト・アプリケーションを使用できる協調シミュレーション環境とAFシミュレーション環境です。 ASE FPGA用のインテルのアクセラレーション・スタックの一部です。
CCI-P	Core Cache Interface	CCI-Pは、ホストとの通信にAFUが使用する標準インターフェイスです。
FIM	FPGA Interface Manager	FPGAインターフェイス・ユニット (FIU)メモリー、ネットワークなどの外部インターフェイスを含むFPGAハードウェアです。アクセラレーション・ファンクション (AF)は実行時にFIMと連動します。
FME	FPGA Management Engine	次の関数をサポート： Thermal monitoring Performance monitoring Partial reconfiguration Global errors
IOMMU	Input–Output Memory Management Unit	IOMMUは、ダイレクト・メモリー・アクセス（DMA）I/Oバスをメインメモリーに接続するメモリー管理ユニットです。 IOMMUは、デバイスから見える仮想アドレスを物理アドレスにマッピングします。
OPAE	Open Programmable Acceleration Engine	OPAEは、AFを管理およびアクセスするためのソフトウェアフレームワークです。
PR	Partial Reconfiguration	残りのFPGAデザインが機能し続けながら、FPGAの一部を動的にリコンフィグレーションする機能。 FPGAにはPR領域が含まれます。実行時にこれらの領域を再プログラムして、システム要件に応じて異なるAFUを実装できます。
RAS	Reliability, Accessibility and Serviceability	RAS機能により、インテルのプロセッサーベースのプラットフォームは、複雑な現実の環境で確実に動作します。エンタープライズ・クラスのセキュリティー・ソリューションをシームレスにサポートします。保護されていないプラットフォームをダウンさせる可能性のあるさまざまなエラーに応じて自身を修復します。
RBF	Raw Binary File	インテル® Quartus® Prime プロ・エディションのソフトウェアによって生成されるバイナリーファイル。これは、PRプログラミング・ファイルに使用されるファイル形式です。
Xeon + FPGA	Xeon + FPGA	Xeonと1つ以上のFPGAを組み合わせて高速化するための製品ファミリー（例えば、インテル® Xeon® 統合FPGAまたはインテル® PAC (インテル® Arria® 10 GX FPGA 搭載版)）。