インテルのみ表示可能 — GUID: mfl1522434322388
Ixiasoft
1. インテル®アクセラレーション・スタック (インテル® Xeon® CPU & FPGA対応)の紹介
2. 基本の使い方
3. OPAEソフトウェア・パッケージのインストール
4. Flash ImageとBMC Firmwareの識別
5. FPGA診断の実行
6. 非仮想化環境でOPAEを実行する
7. 仮想化環境でのOPAEの実行
8. インテルArria 10 GX FPGAのインテルのプログラマブル・アクセラレーション・スタックのためのインテルのアクセラレーション・スタック・クイック・スタート・ガイドのアーカイブ
9. インテルArria 10 GX FPGAのインテルのプログラマブル・アクセラレーション・スタックのためのインテルのアクセラレーション・スタック・クイック・スタート・ガイドのドキュメント改訂履歴
A. FIMおよびBMCファームウェアの更新
B. グレースフル・サーマル・シャットダウンの処理
C. FPGAデバイスのアクセス許可
D. Memlock Limit
E. Hugepageの設定
F. よくある質問(FAQ)のトラブルシューティング
G. インテル®アクセラレーション・スタック (インテル® Xeon® CPU & FPGA対応) 1.2リリースのために提供される資料
インテルのみ表示可能 — GUID: mfl1522434322388
Ixiasoft
5. FPGA診断の実行
このセクションでは、 fpgabistユーティリティーを使用してFPGA診断を実行する方法について説明します。現在のAFU受け入れられるはnlb_mode_3およびdma_afuで、それぞれfpgadiagおよびfpga_dma_testテストを実行します。
- FPGA fpgadiagユーティリティーが必要とするシステムhugepagesの数を構成します。
sudo sh -c "echo 20 > /sys/kernel/mm/hugepages/hugepages-\ 2048kB/nr_hugepages"
- NLB_3 AFUイメージを使用して診断をコンフィグレーションおよび実行します。
sudo fpgabist $OPAE_PLATFORM_ROOT/hw/samples/nlb_mode_3/bin/\ nlb_mode_3.gbs
サンプル出力:Cachelines Read_Count Write_Count Cache_Rd_Hit Cache_Wr_Hit Cache_Rd_Miss Cache_Wr_Miss Eviction 'Clocks(@400 MHz)' Rd_Bandwidth Wr_Bandwidth 1024 480797340 488815296 0 0 0 0 0 1000021563 6.234 GB/s 6.256 GB/s VH0_Rd_Count VH0_Wr_Count VH1_Rd_Count VH1_Wr_Count VL0_Rd_Count VL0_Wr_Count480797340 488815297 0 0 0 0 Built-in Self-Test Completed.
注: エラーメッセージ「Exception caught: stoi - could not convert af to a number」が表示された場合は、次の手順に従って問題を修正してください。以下を修正します。- ファイルbist_nlb3.pyを編集します。
sudo vim /usr/bin/bist_nlb3.py
- Line48を変更します。
cmd = "fpgadiag -B {} {}".format(bus_num, param) --- cmd = "fpgadiag -B 0x{} {}".format(bus_num, param)
- ファイルbist_nlb3.pyを編集します。
- DMA AFUイメージを使用して診断をコンフィグレーションおよび実行します。
sudo fpgabist $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/bin/dma_afu.gbs
サンプル出力:Running test in HW mode Buffer Verification Success! Buffer Verification Success! Running DDR sweep test Allocated test buffer Fill test buffer DDR Sweep Host to FPGA Measured bandwidth = 6616.881910 Megabytes/sec Clear buffer DDR Sweep FPGA to Host Measured bandwidth = 6932.201347 Megabytes/sec Verifying buffer. Buffer Verification Success! Finished Executing DMA Tests